Czasopismo | ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA | Rocznik 2016 - zeszyt 7

Model teoretyczny tunelowego tranzystora polowego

10.15199/13.2016.7.9

nr katalogowy: 99873
10.15199/13.2016.7.9

W pracy przestawiono model fizyczny tranzystora tunelowego polowego (TFET). Model bazuje na rozwiązaniu równania Poissona oraz równań ciągłości dla prądu elektronów i dziur w dwóch wymiarach. Tunelowanie zostało uwzględnione poprzez nielokalny model generacji międzypasmowej. Omówiono zasadę działania tranzystora TFET oraz przedstawiono wyniki obliczeń. Wygenerowano przykładowe charakterystyki wyjściowe oraz przejściowe dla różnych parametrów struktury DG (double gate). Słowa kluczowe: przyrządy półprzewodnikowe, tranzystor tunelowy, tunelowanie międzypasmowe.Zmniejszanie rozmiarów jest najważniejszym czynnikiem wzrostu stopnia integracji układów scalonych. Stosowanie reguł skalowania dla tranzystora MOS zapobiega niepożądanym konsekwencjom jego miniaturyzacji takim jak efekty krótkiego kanału, DIBL (Drain Induced Barier Lowering), nasycanie prędkości unoszenia nośników, efekty "gorących elektronów" czy jonizacja zderzeniowa. Jednakże zmniejszanie rozmiaru charakterystycznego poniżej kilkunastu nanometrów ujawnia nowe niepodlegające skalowaniu efekty, będące konsekwencją ziarnistości materii i ładunku elektrycznego oraz falowej natury nośników. Lokalne fluktuacje poziomu domieszkowania, balistyczny charakter transportu, czy upływ tunelowy bramki zaczynają mieć zauważalny wpływ na pracę tranzystorów MOS w najbardziej zaawansowanych realizacjach [1]. Zgodnie z klasycznymi regułami skalowania redukcji wszystkich rozmiarów lateralnych i wertykalnych powinna towarzyszyć proporcjonalna redukcja napięcia zasilania. Barierą dla zmniejszania napięcia zasilania tranzystora MOS jest ograniczone nachylenie charakterystyki przejściowej tranzystora MOS w zakresie podprogowym. Jest ono określane przez parametr SS (subtreshhold swing) zdefiniowany przez zmianę napięcia bramki odpowiadającą zwiększeniu podprogowego prądu drenu o dekadę. Wartość tego parametru w temperaturze pokojowej dla w pełni zubożonego tranzystora DG MOS (double gate MOS[...]

Bibliografia

[1] Yong-Bin Kim, 2010. "Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics“. Transactions on Electrical and Electronic Materials 11 (3): 93-105.
[2] Cao, Wei and Sarkar, Deblina and Khatami, Yasin and Kang, Jiahao and Banerjee, Kaustav, 2014. "Subthreshold-swing physics of tunnel field-effect transistors“. AIP Advances, 4 (6), 067141.
[3] S. Selberherr: 1984. "Analysis and Simulation of Semiconductor Devices“. Springer-Verlag Wien New York .
[4] Shockley, W. and Read, W. T, 1952. "Statistics of the Recombinations of Holes and Electrons“. Physical Review. 87 (5): 835-842 .
[5] D. L. Scharfetter and H. K. Gummel, 1969. "Large-signal analysis of a silicon Read diode oscillator“. IEEE Transactions on Electron Devices 16 (1): 64-77 .
[6] E. O. Kane, 1961. “Theory of tunneling". Journal of Applied Physics. 32 (1): 83-91.
[7] G. Hurkx, D. Klaassen, and M. Knuvers, 1992. “A new recombination model for device simulation including tunneling". IEEE Transactions Electron Devices 39 (2): 331-338 .
[8] A. Schenk, 1993. “Rigorous theory and simplified model of the band-to-band tunneling in silicon". Solid State Electronics 36 (1): 19-34.
[9] Silvaco, Santa Clara, CA. 2012. "ATLAS Users Manual“ .
[10] X. Guan and D. Kim and K. C. Saraswat and H. S. P. Wong, 2011. "Complex Band Structures: From Parabolic to Elliptic Approximation“. IEEE Electron Device Letters 32 (9): 1296-1298 .
[11] M. D. V. Martino and J. A. Martino and P. G. D. Agopian, 2014. "Drain induced barrier thinning on TFETs with different source/ drain engineering“. Microelectron. Technol. Devices, pp. 9-12 .
[12] H. Lu and A. Seabaugh, 2014. "Tunnel Field-Effect Transistors: State-of-the-Art“. IEEE Journal of the Electron Devices Society 2 (4): 44-49 .
[13] R. K. Ghosh and S. Mahapatra, 2013. "Monolayer transition metal dichalcogenide channel based tunnel ransistor". IEEE Journal of the Electron Devices Society 1 (10): 175-180 .
[14] K. Bernstein, R. K. Cavin, W. Porod, A. Seabaugh, and J. Welser, 2012. “Device and architecture outlook for beyond CMOS switches". Proceedings of the IEEE 98 (12): 2169-2184 .

Jeśli masz wykupiony/przyznany dostęp - zaloguj się. Skorzystaj z naszych propozycji zakupu!

Publikacja


e-Publikacja (format pdf) - nr 99873 "Model teoretyczny tunelow..." licencja: Osobista Produkt cyfrowy	10.00 zł

Zeszyt


ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA - e-zeszyt (pdf) 2016-7 licencja: Osobista Produkt cyfrowy	35.00 zł

Prenumerata

ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA - prenumerata cyfrowa
licencja: Osobista

Produkt cyfrowy
Nowość

420.00 zł

ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA - papierowa prenumerata roczna + wysyłka
licencja: Osobista

Szczegóły pakietu

Nazwa
ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA - papierowa prenumerata roczna	528.00 zł brutto 488.89 zł netto 39.11 zł VAT (stawka VAT 8%)
ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA - pakowanie i wysyłka	42.00 zł brutto 34.15 zł netto 7.85 zł VAT (stawka VAT 23%)

570.00 zł

ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA - PAKIET prenumerata PLUS
licencja: Osobista

Szczegóły pakietu

Nazwa
ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA - PAKIET prenumerata PLUS (Prenumerata papierowa + dostęp do portalu sigma-not.pl + e-prenumerata)	636.00 zł brutto 588.89 zł netto 47.11 zł VAT (stawka VAT 8%)

636.00 zł

Zeszyt

2016-7

Twój Koszyk

Publikacja

Zeszyt

Prenumerata

Zeszyt

Czasopisma