Czasopismo | PRZEGLĄD ELEKTROTECHNICZNY | Rocznik 2022 - zeszyt 6

Multi-input Memristor Rationed Logic Full Adder Circuit for Efficient Processing Time

10.15199/48.2022.06.17

nr katalogowy: 137801
10.15199/48.2022.06.17

Streszczenie

Badania te proponują wielowejściowy układ memristor rationed logic (MRL) 1-bitowego pełnego sumatora jako alternatywę dla konwencjonalnych wielostopniowych sumatorów MRL. Proponowany wielowejściowy 1-bitowy układ pełnego sumatora składał się z 25 memrystorów bez tranzystora CMOS. Sumator przenoszenia Ripple został wykorzystany do realizacji wielowejściowego 8-bitowego pełnego sumatora MRL poprzez kaskadowanie ośmiu bloków wielowejściowego 1-bitowego pełnego sumatora MRL. Zalety wielowejściowego, 8-bitowego pełnego sumatora MRL obejmują prostotę, zwartość i poprawiony czas opóźnienia. Symulacje przeprowadzono przy użyciu symulatora LTspice, a wyniki porównano z wielostopniowymi pełnymi sumatorami. Obwód wielowejściowego 8-bitowego pełnego sumatora MRL osiągnął wyższą wydajność w czasie przetwarzania, a tym samym ma ogromny potencjał jako alternatywa dla wielostopniowych pełnych sumatorów. Nowość tych badań polega na wykorzystaniu wielowejściowej techniki MRL do realizacji pełnych obwodów sumatorów, które skutecznie łagodzą degradację napięcia i poprawiają czas opóźnienia. (Wielowejściowy układ logiczny Memristor racjonowany z pełnym sumatorem dla wydajnego czasu przetwarzania)

Abstract

This research proposes a multi-input memristor rationed logic (MRL) 1-bit full adder circuit as an alternative to conventional multi-stage MRL full adders. The proposed multi-input 1-bit full adder circuit consisted of 25 memristors without CMOS transistor. Ripple carry adder was utilized to realize multi-input MRL 8-bit full adder circuit by cascading eight blocks of multi-input MRL 1-bit full adder. The advantages of the multi-input MRL 8-bit full adder include straightforwardness, compactness, and improved delay time. Simulations were carried out by using LTspice simulator and results compared with multi-stage full adders. The multi-input MRL 8-bit full adder circuit achieved higher processing-time efficiency and thereby holds great potential as an alternative to multi-stage full adders. The novelty of this research lies in the use of multi-input MRL technique to realize full adder circuits that effectively mitigate voltage degradation and improve delay time.

Słowa kluczowe

Keywords

Jeśli masz wykupiony/przyznany dostęp - zaloguj się. Skorzystaj z naszych propozycji zakupu!

Publikacja


e-Publikacja (format pdf) - nr 95924 "KONIN - pierwsza Spalarni..." licencja: Osobista Produkt cyfrowy	10.00 zł

Zeszyt


PRZEGLĄD TECHNICZNY. GAZETA INŻYNIERSKA - e-zeszyt (pdf) 2015-26 licencja: Osobista Produkt cyfrowy	12.00 zł

Prenumerata

PRZEGLĄD TECHNICZNY. GAZETA INŻYNIERSKA - prenumerata cyfrowa
licencja: Osobista

Produkt cyfrowy
Nowość

312.00 zł

PRZEGLĄD TECHNICZNY. GAZETA INŻYNIERSKA - papierowa prenumerata roczna + wysyłka
licencja: Osobista

Szczegóły pakietu

Nazwa
PRZEGLĄD TECHNICZNY. GAZETA INŻYNIERSKA - papierowa prenumerata roczna	384.00 zł brutto 355.56 zł netto 28.44 zł VAT (stawka VAT 8%)
PRZEGLĄD TECHNICZNY. GAZETA INŻYNIERSKA - pakowanie i wysyłka	42.00 zł brutto 34.15 zł netto 7.85 zł VAT (stawka VAT 23%)

426.00 zł

PRZEGLĄD TECHNICZNY. GAZETA INŻYNIERSKA - PAKIET prenumerata PLUS
licencja: Osobista

Szczegóły pakietu

Nazwa
PRZEGLĄD TECHNICZNY. GAZETA INŻYNIERSKA - PAKIET prenumerata PLUS (Prenumerata papierowa + dostęp do portalu sigma-not.pl + e-prenumerata)	474.00 zł brutto 438.89 zł netto 35.11 zł VAT (stawka VAT 8%)

474.00 zł

Zeszyt

2022-6

Twój Koszyk

Publikacja

Zeszyt

Prenumerata

Zeszyt

Czasopisma