Wyniki 1-2 spośród 2 dla zapytania: authorDesc:"Grzegorz MICHALSKI"

Using graphic processors for simulation of solidification process


  This paper presents a simulation of solidification process performed on GPU. The new approach described in this paper allows to divide the process of matrix building into two parts. The first one is independent of nodal temperature values determined in successive time-steps and the second part is performed on the basis of nodal temperature values, but does not require information about finite element mesh. Such sepa- ration of two steps of the conductivity matrix building process allows efficient implementation of simulation software for modern multi- and many-core architectures. Conducted simulation shows that GPU can be successfully used for such purposes. W artykule przedstawiono symulację procesu krzepnięcia wykonaną na procesorach graficznych. Nowe podejście opisane w pracy pozwala na podział procesu budowy macierzy na dwie części. Pierwsza z nich jest niezależna od temperatur w węzłach, wyznaczanych w kolejnych krokach czasowych. Druga część jest budowana na podstawie temperatur w węzłach, ale nie wymaga informacji o siatce elementów skończonych. Taki podział pozwala na wydajną implementację aplikacji przeznaczonej dla nowoczesnych architektur wielordzeniowych. Przeprowadzone symulacje pokazały, że procesory graficzne (GPU) mogą być z powodzeniem wykorzystywane do takich celów. Key words: parallel processing, graphics processor, solidification, engineering simulation Słowa kluczowe: przetwarzanie równoległe, procesory graficzne, krzepnięcie, symulacje inżynierskie 2012 r. HUTNIK-WIADOMOŚCI HUTNICZE S. 56 lues, from subsequent time steps. This allows for reduc- tion of operations performed in subsequent time steps to simple matrix operations, which can be efficiently parallelized. Building system of equations on GPU. While per- forming simulations of unsteady processes the system of equations has to be built many times (for each time step). Because of the characteristic of GPU’s architec- ture it can cons[...]

A parallel pipelined naive method for testing satisfiability DOI:10.15199/48.2015.11.38

Czytaj za darmo! »

Field Programmable Gate Array (FPGA) systems are highly suitable for solving satisfiability problems SAT. The paper will present the possibilities in programmable FPGA chips to test satisfiability by use of parallelism and pipelining. There will be presented various options to approach this problem by use of VHDL language. For this purpose, authors created a dedicated architecture, combined with a PC, by use of the UART protocol. To build the architecture authors used a Xilinx Spartan-3AN plate, the synthesis was performed in the ISE 11.3. Xilinx software. Streszczenie. Układy FPGA ze wzgle˛du na swoja˛ architekture˛ bardzo dobrze pasuja˛ do rozwia˛zywania zagadnien´ z zakresu rozwia˛zywania problemów spełnialnos´ci SAT. W artykule przedstawiono współbierzne rozwia˛zanie problemu spełnialnos´ci z zastosowaniem programowalnych układów FPGA. Dla potrzeb realizacji zadania opracowno dedykowana˛ architekture˛, oparta˛ o układ FPGA (Xilinx Spartan-3AN) kominukuja˛cie˛ sie˛ za pomoca˛ protokołu UART. (Równoległa realizacja naiwnej potokowej metody testowania spełnialno´ sci) Keywords: satisfiability, parallel programming, FPGA Słowa kluczowe: spełnialno´s´c, programowanie równoległe, FPGA The problem of satisfiability testing (SAT) has been used in various types of applications related to the study of algorithms correctness including cryptography, automatic generation of test patterns and the test of logical formulas. There are solutions to these problems of software, hardware or software-hardware. Currently, the most commonly used for this purpose is SAT-solver, which uses recording a logical formula as a logical formula in conjunctive normal form (CNF) [1]. These SAT-solvers test if for a logical formula transformed to (k-SAT), recorded in CNF there exists such a valuation, for which the formula is true. The basic algorithm for SAT-solver is an DPLL algorithm that uses ’Basic Backtrack Algorithm’ and other heuristic. However, [...]

 Strona 1