Wyniki 1-7 spośród 7 dla zapytania: authorDesc:"Jacek JAKUSZ"

Realizacja scalonego filtru kanałowego CMoS do wielosystemowego odbiornika telefonii bezprzewodowej

Czytaj za darmo! »

Rozwijający się rynek przenośnych urządzeń radiokomunikacyjnych doprowadził do powstania wielu nowych standardów komunikacyjnych, takich jak: GSM, DECT, DCS-1800, Bluetooth, 802.11, UMTS. Obecnie na świecie badania skupiają się na projektowaniu wielosystemowych odbiorników scalonych w najbardziej efektywnych pod względem kosztów i gęstości upakowania technologiach CMOS. Wyniki prac badawczy[...]

Analogowy filtr Gm-C odbiornika GSM z automatycznym dostrajaniem częstotliwości

Czytaj za darmo! »

Szybki rozwój przenośnych urządzeń telekomunikacyjnych oraz stała tendencja do obniżania pobieranej mocy i zmniejszania rozmiarów tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków współczesnego scalonego odbiornika telefonii bezprzewodowej jest analogowy filtr kanałowy. Pełna integracja odbiornika w jednym układzie scalonym prowadzi do eliminacji[...]

Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS DOI:10.15199/48.2015.09.16

Czytaj za darmo! »

W artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela z przetwornikiem A/C typu single-slope. Układ zasilany napięciem 3,3 V pobiera moc 1,8 μW przy założeniu 100 tysięcy cykli konwersji A/C na sekundę i zajmuje powierzchnię 220 μm2. Abstract. This article proposes realisation of a low power latched analog comparator dedicated for a CMOS digital pixel. The comparator was designed in 0.35 μm CMOS technology. The comparator was optimized for power consumption and layout area reduction. In design of the circuit techniques of static and dynamic power reduction was applied. The comparator was tested by simulation in a digital pixel using A/D single-slope converter. The comparator powered from 3.3 V supply consumes power of 1.8 μW at 100 thousands A/D conversion cycles per seconds and occupies an area of 220 μm2. (A low-power latched analog comparator for digital CMOS image sensor). Słowa kluczowe: komparator analogowy, przetwornik obrazu CMOS, piksel cyfrowy, przetwornik analogowo-cyfrowy. Keywords: analog comparator, CMOS image sensors, digital pixel, analog-digital converter. Wprowadzenie Obecnie prowadzone są badania nad scalonymi sensorami obrazu, które umożliwiają nie tylko rejestrację obrazu, ale również jego przetwarzanie w czasie rzeczywistym. Specjalnym rodzajem sensora obrazu jest tak zwany cyfrowy przetwornik obrazu CMOS [4, 5], który zawiera matrycę cyfrowych pikseli posiadających wbudowane przetworniki analogowo-cyfrowe (A/C). Matryca cyfrowych pikseli realizuje w pełni równoległą rejestrację obrazu, co umożliwia dalsze jego prz[...]

Analogowe filtry CMoS w scalonych odbiornikach telefonii bezprzewodowej

Czytaj za darmo! »

Rozwijający się rynek przenośnych urządzeń radiokomunikacyjnych spowodował powstawanie wielu nowych standardów telekomunikacyjnych, takich jak: GSM, DECT, DCS-1800, UMTS i innych. Dążenie do obniżenia poboru mocy i zmniejszenia rozmiarów urządzeń zasilanych bateryjnie zmusza projektantów do poszukiwania nowych rozwiązań układowych odbiorników telefonii komórkowej. Obecnie na świecie badania [...]

Zespolony filtr BiCMOS pośredniej częstotliwości odbiornika Bluetooth


  Jednym z głównych problemów występujących w scalonych odbiornikach radiowych (np. odbiorniki GSM i Bluetooth) jest skuteczne wytłumienie sygnałów lustrzanych. Pod tym względem najlepsze właściwości posiadają tory odbiorcze z podwójną szerokopasmową przemianą częstotliwości. Jednak, ze względu na wysoką częstotliwość pośrednią wykonanie filtrów p.cz. w postaci aktywnej i w pełni scalonej jest nieopłacalne. Innym rozwiązaniem jest architektura z pojedynczą przemianą z niską częstotliwością pośrednią. W tym przypadku stosuje się mieszacz kwadraturowy oraz dwa identyczne filtry pasmowoprzepustowe (rys. 1a). Tłumienie sygnałów lustrzanych silnie zależy od jakości generatora sygnałów kwadraturowych (I,Q) oraz od dopasowania obu filtrów pasmowoprzepustowych. W takiej architekturze sy[...]

Ultra-low power analogue CMOS vision chip

Czytaj za darmo! »

The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 m CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s. Streszczenie. W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s. (Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu). Keywords: CMOS analogue circuits, image processing, analogue processors. Słowa kluczowe: układy analogowe CMOS, przetwarzanie obrazu, procesory analogowe. Introduction The vision sensors integrated together with a specialized microprocessor on a common silicon substrate, called vision chips, find applications in many technical areas, like: robotics, biomedical implants, systems controlling the road traffic, and automatic navigation systems. The main role of the vision chips is image detection and low-level, early-vision image processing, which typically includes: smoothing, edge detection, noise reduction, sharpening, etc. For autonomous systems, like robots or biomedical implants, the low-power operation is very important, because such systems are typically batterypowered. There are two main methods of the vision chips silico[...]

Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS

Czytaj za darmo! »

W artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany w technologii CMOS 180 nm. Abstract. In this paper a digital CDS (Correlated Double Sampling) circuit for the CMOS image sensor is proposed. This circuit differs from the conventional solutions in that the two memories, storing video samples, are replaced by a reversible counter. This modification enables a significant reduction in the area and it makes possible to put the CDS in each pixel. The system has been designed and simulated in 180 nm CMOS technology. (In-pixel digital CDS circuit for CMOS image sensor). Słowa kluczowe: CMOS, przetworniki obrazu, skorelowane podwójne próbkowanie (CDS), cyfrowy piksel. Keywords: CMOS, image sensors, correlated double sampling (CDS), digital pixel. Wstęp Jednym z głównych źródeł pogorszenia jakości obrazu uzyskiwanego z przetwornika CMOS jest szum losowy i szum typu FPN (Fixed Pattern Noise) [1-3]. Skuteczną metodą usunięcia obu rodzajów szumu jest tzw. skorelowane podwójne próbkowanie (CDS). W uproszczeniu CDS polega na tym, że sygnał z przetwornika światło-napięcie jest odczytywany dwa razy, najpierw po resecie przetwornika i powtórnie po zakończeniu procesu integracji sygnału świetlnego. Następnie próbka sygnału po resecie zostaje odjęta od próbki sygnału po integracji. CDS może być zrealizowany w sposób analogowy lub cyfr[...]

 Strona 1