Wyniki 1-1 spośród 1 dla zapytania: authorDesc:"MARCIN RADZIEWICZ"

Translacja pętli for języka VHDL do postaci równań boolowskich

Czytaj za darmo! »

Instrukcja pętli for jest jedną z instrukcji sekwencyjnych języka VHDL. Umożliwia wykonanie bloku instrukcji ściśle ustaloną ilość razy. Translacja tego typu konstrukcji w przypadku klasycznych języków programowania nie stwarza większych problemów. Inaczej jest jednak, gdy rozpatrywana jest synteza logiczna [19]. Należy pamiętać, że wynikiem pracy kompilatora będzie rzeczywisty układ scalony[...]

 Strona 1