Wyniki 1-6 spośród 6 dla zapytania: authorDesc:"A. Milik"

Dynamiczna rekonfiguracja wątków w systemach czasu rzeczywistego pracujących w warunkach pełnej powtarzalności czasowej


  Du.a konkurencja na rynku z.o.onych, elektronicznych systemow wbudowanych wymusza na producentach stosowania coraz to nowych rozwi.za.. Rosn.ce oczekiwania odbiorcow s. rownie. czynnikiem stymuluj.cym rozwoj rynku producentow takich systemow. Jednym z najistotniejszych wska.nikow jest ca.kowita wydajno.. systemu, jednak.e bardzo cz.sto du.e znaczenie ma powtarzalno.. i przewidywalno.. czasowa systemu. Zaprezentowany artyku. rozwa.a zagadnienia takiej powtarzalno.ci czasowej i prezentuje odpowiednie rozwi.zania architektoniczne systemu wielozadaniowego. Zasadnicze za.o.enia systemow PRET Systemy czasu rzeczywistego wprowadzaj. wiele wymaga. i ogranicze. czasowych: zadania musz. by. wykonywane w .ci.le okre.lonej kolejno.ci oraz w dok.adnych chwilach czasu. Cz.sto mowimy, .e zadania musz. by. realizowane wed.ug dok.adnego harmonogramu. Ide. systemow wbudowanych typu PRET (ang. Precision Time Machines), o przewidywalnej i powtarzalnej charakterystyce czasowej wprowadzili po raz pierwszy Edwards i Lee [7]. Idea PRET jest punktem wyj.cia dla autorow niniejszej pracy, ktorzy zaproponowali architektur. systemu wielozadaniowego spe.niaj.cego za.o.enie przewidywalno.ci czasowej. Oryginalne rozwi.zanie wprowadzone na Uniwersytecie Berkeley [8] zawieraj.ce, tzw. przeplot w.tkow [1] zosta.o zmodyfikowane i usprawnione dzi.ki wprowadzeniu dodatkowych rozwi.za.. Problem przewidywalno.ci i powtarzalno.ci czasowej nie jest zagadnieniem nowym i by. ju. szeroko analizowany w literaturze .wiatowej. Wprowadzenie procesorow RISC o zredukowanej li.cie rozkazow [2] i przetwarzania potokowego [1] przyczyni.o si. do przy.pieszenia czasow przetwarzania nowoczesnych systemow cyfrowych. W pracy [3] rozwa.ono analiz. najgorszego przypadku zastosowa. opartych na architekturach typu RISC. Thiele i Wilhelm [4] sformu.owali wiele wskazowek dla tworcow systemow programowo-sprz.towych, wskazuj.c na wspo.zale.no.. wielu zagadnie., aspektow i poziomow reprez[...]

Synteza i implementacja układu sterowania w strukturze FPGA opisanego językiem SFC zgodnego z IEC61131 DOI:10.15199/ELE-2014-213


  Sterownik programowalny PLC jest komputerem przemysłowym używanym od wczesnych lat 70 XX wieku. Został on zaprojektowany w celu zastąpienia przekaźnikowych systemów sterowania. Dzięki rozwojowi i standaryzacji języków programowania budowa systemów sterowania uległa istotnemu uproszczeniu. Realizacja programu sterowania ma charakter szeregoweo-cyklicznego przetwarzania instrukcji [5, 7]. Jest to istotnym czynnikiem ograniczającym wydajność, podczas gdy wiele fragmentów programu sterowania nie jest wzajemnie zależnych i może zostać wykonane w sposób równoległy [2, 10]. A. Alternatywna koncepcja implementacji sterownika Technologia FPGA umożliwia dokonanie oceny własności złożonych dedykowanych układów obliczeniowych i przetwarzających takich jak sterowniki PLC. Prowadzone badania [2] pozwoliły wprowadzić znaczące udoskonalenia w architekturze jednostek centralnych PLC, wykorzystując w niewielkim stopniu sprzętowe zrównoleglenie wykonywanych operacji (np. jednostki dwurdzeniowe bitowo-bajtowe). Bardziej pożądanym rozwiązaniem jest przeprowadzenie pełnej syntezy sprzętowego układu sterowania charakteryzującego się równoległym przetwarzaniem programu. Wykorzystuje się tutaj możliwość programowego dostosowania architektury sprzętowej układu FPGA. Złożoność procesu implementacji wymaga zbudowania narzędzi automatycznych dla standardowych języków programowania [7]. Poprzednie implementacje kompilatorów dokonywały bezpośredniej zamiany konstrukcji językowych na elementy sprzętowe. Prowadziło to do niezgodności odpowiedzi, która została zauważona w kilku pracach np. [6, 10]. Próbę jej rozwiązania ograniczono jedynie do operacji logicznych. Implementacja operacji arytmetycznych wymaga rozwiązania zagadnień związanych z kolejnością przetwarzania oraz ograniczonymi zasobami sprzętowymi dostępnymi w układzie [6]. W pracy [3] zaproponowano dokonanie kompilacji programu sterowania do opisu w języku C, przekazywanego do komercyjnie dostęp[...]

Dekompozycyjne metody syntezy przeznaczone do układów CPLD

Czytaj za darmo! »

Struktury matrycowe (ang. CPLD - Complex Programmable Logic Devices) stanowią jedną z najbardziej popularnych grup układów programowalnych. Architektura tych układów obejmuje programowalną matrycę połączeń (ang. PIA - Programmable Interconnect Array) otoczoną na obrzeżach konfigurowalnymi komórkami logicznymi. Charakterystycznym elementem komórki, występującym w większości układów CPLD, jes[...]

Dynamicznie rekonfigurowalna wspołbieżna realizacja sterowania binarnego

Czytaj za darmo! »

Sterowniki przemysłowe PLC (ang. Programmable Logic Controller) stosowane są do realizacji algorytmów sterowania od lat siedemdziesiątych ubiegłego wieku. Rozwiązania tego typu mają ugruntowaną pozycję na rynku i są powszechnie bardzo chętnie wykorzystywane. Algorytm sterowania w typowym sterowniku realizowany jest przez układ mikroprogramowalny lub mikroprocesorowy. Taki sposób wykonywania [...]

Analiza efektywności i kosztów sprzętowej realizacji filtrów cyfrowych o zadanej liniowej charakterystyce fazowej


  Jedną z pierwszych decyzji, jaką należy podjąć projektując filtr cyfrowy jest wybór typu filtru, tzn. czy ma to być filtr o nieskończonej odpowiedzi impulsowej (NOI), czy filtr o skończonej odpowiedzi impulsowej (SOI). O tym, która struktura zostanie ostatecznie wybrana, powinny decydować jej szczególne właściwości (wady i zalety), zwykle związane z konkretną aplikacją. W ostatnim czasie można zaobserwować, że filtry SOI są chętniej stosowane od filtrów NOI. Decydują o tym takie zalety filtrów SOI, jak: łatwość uzyskania liniowej charakterystyki fazowej oraz stabilność filtru. Ich główna wada, jaką jest większa liczba współczynników w porównaniu z odpowiednikiem typu NOI, traci w wielu przypadkach na znaczeniu, gdyż dostępne dziś maszyny cyfrowe (procesory sygnałowe) charakteryzują się bardzo dużą wydajnością obliczeniową, a czas wykonywania operacji mnożenia i dodawania jest praktycznie taki sam. Nowoczesne metody projektowania filtrów NOI pozwalają również otrzymać w przybliżeniu liniową charakterystykę fazową, ale uzyskuje się to kosztem zwiększenia rzędu filtru. W rezultacie sumaryczna liczba operacji mnożenia oraz dodawania potrzebna do wyliczenia jednej próbki wyjściowej takiego filtru (definiowana jako złożoność obliczeniowa) jest w niektórych przypadkach podobna jak dla filtrach SOI. W pracach [2, 3] porównano teoretycznie złożoność obliczeniową algorytmów realizujących wybrane filtry cyfrowe. Porównanie przeprowadzono dla filtrów o równomiernie falistej lub quasirównofalistej aproksymacji pożądanej charakterystyki częstotliwościowej, zrealizowanych za pomocą struktury bezpośredniej typu SOI lub NOI. Pokazano, że dla filtrów NOI, opisanych transmitancją o niewielkiej liczbie niezerowych biegunów, istnieje graniczna wartość szerokości pasma przejściowego (ωt), dla której złożoność obliczeniowa algorytmów realizujących filtry NOI jest mniejsza niż dla odpowiedników SOI. Rys. 1. Kaskadowa struktura typu SOI złożona[...]

 Strona 1