Wyniki 1-6 spośród 6 dla zapytania: authorDesc:"BOGDAN MAJKUSIAK"

Characterization of mos structures with ultrathin insulator layer by means of a theoretical model


  Thickness of the gate oxide layers in the metal-oxide-semiconductor structures in the most advanced technologies has reached the range of a single nanometer and further scaling requires replacement of SiO2 by material of high electric permittivity because of the flow of unacceptable tunnel leakage current. Tunnel leakage affects also the admittance of the MOS capacitor which serves as the basic characterization and diagnostics tool. The aim of this work is to study the effect of the tunnel leakage on the capacitance and conductance - two components of the simplest small-signal equivalent circuits of the MOS structure. These quantities are computed with the use of a theoretical model. Conclusions from the theoretical considerations are reviewed for measurements of the fabricated Al-SiO2-Si capacitor. Small-signal equivalent circuit Fig. 1 shows a simple small-signal equivalent circuit of an MOS structure, which this study is based on. The capacitance CMOS representing an idealized MOS structure is shorted by the leakage conductance GL (resistance RL) reflecting tunneling through the insulator layer, and is connected with the series resistance RS representing the spreading resistance of the semiconductor substrate and the contact resistance. Simple transformations lead to relations between elements of the equivalent circuit shown in [...]

Modeling the charge trapping effect in high-K gate stacks on the tunnel current


  High-K dielectrics play a key role in the present MOS technology scaling. One of the obstacles to overcome scaling barriers is improvement of the electrical quality of the substrate- oxide interface and dielectric quality in respect to the space distributed charges. Electrically active traps influence significantly the device electrical characteristics. In this work we discuss an influence of distributed charges in the gate stack on the current-voltage characteristics of the MOS structure. Quantum well trap model A charge trap is modeled as a quantum well of thickness in the range of a few angstroms (Fig. 1). Position of the Fermi level in the quantum well in respect to the substrate corresponds to charging of a trap due to the tunneling and the thermal recombination- generation processes. The tunneling probability is calculated with the use of the transfer matrix method with inclusion of carrier scattering in the well [1]. The scattering rate parameter moderates the impact of the trap on the current transport. High-K gate stack with charges trapped model The modeled gate stack consists of the interfacial SiO2 layer and a high-K dielectric layer. The high-K layer is divided into sections. The trapped charge is modeled as effective charge located at the interlayer planes. For tunneling probability through the multilayer g[...]

Model teoretyczny tunelowego tranzystora polowego DOI:10.15199/13.2016.7.9


  W pracy przestawiono model fizyczny tranzystora tunelowego polowego (TFET). Model bazuje na rozwiązaniu równania Poissona oraz równań ciągłości dla prądu elektronów i dziur w dwóch wymiarach. Tunelowanie zostało uwzględnione poprzez nielokalny model generacji międzypasmowej. Omówiono zasadę działania tranzystora TFET oraz przedstawiono wyniki obliczeń. Wygenerowano przykładowe charakterystyki wyjściowe oraz przejściowe dla różnych parametrów struktury DG (double gate). Słowa kluczowe: przyrządy półprzewodnikowe, tranzystor tunelowy, tunelowanie międzypasmowe.Zmniejszanie rozmiarów jest najważniejszym czynnikiem wzrostu stopnia integracji układów scalonych. Stosowanie reguł skalowania dla tranzystora MOS zapobiega niepożądanym konsekwencjom jego miniaturyzacji takim jak efekty krótkiego kanału, DIBL (Drain Induced Barier Lowering), nasycanie prędkości unoszenia nośników, efekty "gorących elektronów" czy jonizacja zderzeniowa. Jednakże zmniejszanie rozmiaru charakterystycznego poniżej kilkunastu nanometrów ujawnia nowe niepodlegające skalowaniu efekty, będące konsekwencją ziarnistości materii i ładunku elektrycznego oraz falowej natury nośników. Lokalne fluktuacje poziomu domieszkowania, balistyczny charakter transportu, czy upływ tunelowy bramki zaczynają mieć zauważalny wpływ na pracę tranzystorów MOS w najbardziej zaawansowanych realizacjach [1]. Zgodnie z klasycznymi regułami skalowania redukcji wszystkich rozmiarów lateralnych i wertykalnych powinna towarzyszyć proporcjonalna redukcja napięcia zasilania. Barierą dla zmniejszania napięcia zasilania tranzystora MOS jest ograniczone nachylenie charakterystyki przejściowej tranzystora MOS w zakresie podprogowym. Jest ono określane przez parametr SS (subtreshhold swing) zdefiniowany przez zmianę napięcia bramki odpowiadającą zwiększeniu podprogowego prądu drenu o dekadę. Wartość tego parametru w temperaturze pokojowej dla w pełni zubożonego tranzystora DG MOS (double gate MOS[...]

Materiały o dużej stałej dielektrycznej w tranzystorach MOS

Czytaj za darmo! »

Od ponad 40 lat rozwój mikroelektroniki jest opisywany i prognozowany prawem Moore'a, zgodnie z którym liczba tranzystorów w najbardziej zaawansowanym, wprowadzanym na rynek układzie scalonym jest podwajana co około 18 miesięcy. Najważniejszym czynnikiem tego wzrostu jest zmniejszanie rozmiarów elementów układu. Parametrem definiującym wielkość tranzystora MOS jest fizyczna długość bra[...]

Modelowanie struktur MOS z podwójną barierą potencjału


  Struktura metal-izolator-półprzewodnik z podwójną barierą potencjału (DB MOS) składa się z zewnętrznych elektrod bramki i półprzewodnikowego podłoża oraz bariery złożonej z dwóch warstw dielektryka i rozdzielającej je warstwy półprzewodnika. Na rys. 1 przedstawiono schematyczny wygląd i model pasmowy struktury DB MOS z podłożem typu n, studnię kwantową tworzy niedomieszkowana warstwa krzemowa rozdzielona warstwami SiO2. Przepływ prądu przez strukturę, polegający na tunelowaniu nośników między półprzewodnikowym podłożem i bramką, wymaga grubości warstw izolujących rzędu pojedynczych nanometrów. W zależności od grubości studni potencjału może następować kwantyzacja energii elektronów i dziur (studnia kwantowa), wpływając na elektrostatykę układu fizycznego. W zależności od powierzchni poprzecznej studni potencjału struktura może wykazywać przewodnictwo jednorodne lub jednoelektronowe efekty blokady kulombowskiej. Sterowanie prądem odbywa się poprzez zmianę potencjału studni kwantowej. Potencjał studni może być kontrolowany poprzez galwaniczny kontakt, przez elektrodę bramki za pośrednictwem efektu polowego lub też może ustalać się samoistnie (potencjał pływający). Struktura MOS z podwójną barierą potencjału (DB MOS) może pełnić w przyrządach nanoelektronicznych różne role: (a) rezonansowego przyrządu tunelowego (dioda tunelowa, tranzystor tunelowy), (b) złożonej warstwy bramkowej z krystalicznymi wtrąceniami krzemu stanowiącymi pułapkę elektronową lub dziurową, (c) pułapki (elektronowej bądź dziurowej) dla nośników w krzemowym podłożu dla potrzeb nieulotnych pamięci. Na rysunku 3 przedstawiono dwa możliwe mechanizmy transportu nośników pomiędzy podłożem, a bramką. W przypadku sekwencyjnego tunelowania nośników przez obie bariery z pośrednim etapem elektrycznego ładowania studni na skutek rozpraszania elektronów mówimy o tun[...]

Modeling the ballistic and tunnel source-drain currents in Silicon Nanowire MOSFETs


  Silicon nanowire MOSFETs due to excellent controllability of the channel by the gate electrode are promising as next generation device structures for further CMOS scaling. Nanowire MOSFETs have been extensively investigated and both compact and numerical models of ballistic current have been reported [1, 2]. However, modelling of only the ballistic component of the current is not sufficient. If the channel is short enough, the tunnel component becomes significant. Silicon nanowire MOSFET structure We assume a simple square cross section Si nanowire N-MOSFET structure (Fig. 1) with an intrinsic channel, midgap gate and SiO2 as a gate dielectric, source and drain doping concentration ND = 10 20 cm-3. Due to strong quantum confinement in a very narrow (3…5 nm) nanowire cross section, transport occurs along onedimensional subbands. The 1D subbands profiles for all six silicon energy valleys and for the lowest quantum numbers were extracted from results of the NEGF simulations and the transfer matrix (TM) method was applied to calculate the source-drain current. Ballistic current was calculated by integrating current contributions for energies above the top of the potential bar[...]

 Strona 1