Wyniki 1-10 spośród 17 dla zapytania: authorDesc:"JERZY RUTKOWSKI"

Wykorzystanie neuronowych sieci modularnych do diagnostyki analogowych układów elektronicznych

Czytaj za darmo! »

Obecnie wzrosło zainteresowanie diagnostyką analogowych układów elektronicznych, gdzie ciągle brak jest skutecznych, zweryfikowanych metod testowania. Reguły ekonomiczne wymagają bowiem, aby jak najszybciej wprowadzić na rynek nowy produkt. Podczas produkcji masowej niezwykle istotne jest testowanie modułów urządzenia zbudowanych przy wykorzystaniu techniki analogowej już na taśmie produkcyj[...]

Poprawa skuteczności diagnostyki uszkodzeń parametrycznych

Czytaj za darmo! »

Kontrola jakości jest nieodzownym krokiem w procesie wytwarzania układów elektronicznych.Wymagania dla urządzeń testujących rosną wraz ze złożonością, szybkością i precyzją współczesnych systemów elektronicznych. Diagnostyka układów analogowych napotyka na duże problemy: ciągłość dziedziny, mnogość klas sygnałów i układów, maskowanie uszkodzeń, złożone modele uszkodzeń, utrudniony dostęp do [...]

Wykorzystanie układu FPAA w laboratorium przetwarzania sygnałów dla studentów kierunku inżynieria biomedycznych


  Popularność i zainteresowanie abiturientów kierunkiem inżynieria biomedyczna wzrosła znacząca w ciągu ostatnich dwóch lat. Studenci na pierwszych latach zyskują wiedzę dotycząca wielu zagadnień m. in. elektroniki. Po tym kursie zaznajomieni oni są z podstawowymi prawami, zasadami i twierdzeniami elektrotechniki, jak również elementami oraz układami elektronicznymi, tj. m.in. prostowniki, zasilacze, filtry, stabilizatory. Oznacza to, że podstawy teoretyczne z zakresu elektroniki są znane. Z drugiej strony profil nauczania, czyli zakres tematyczny większości przedmiotów związany jest szeroko rozumianą informatyką, a nie sprzętem. Analizując dwa kursy, tj. podstawy elektrotechniki i elektroniki oraz cyfrowe przetwarzanie sygnałów. Studenci zazwyczaj wiedzą i rozpoznają podstawowe układu, ale z trudnością je analizują, a co najważniejsze nie wiedzą jak te układu zachowują się w rzeczywistości, jaki wpływ na sygnał wyjściowy ma zmiana wartości poszczególnych elementów układu. Z własnych obserwacji wynika, że studenci mogą być dobrze przygotowani teoretycznie, to jednak ograniczony dostęp do urządzeń i własnych eksperymentów laboratoryjnych, skutkuje małą wiedzą praktyczną na temat rzeczywistego zachowania podstawowych układów elektronicznych. Wiąże się to głównie z programowego podejścia do przekazywania wiedzy o elektronice, tj. wykorzystania symulatorów układów elektronicznych. Studenci zazwyczaj wykonują ćwiczenie poprawnie na podstawie wskazówek prowadzącego, jednak bez przekonania, że to, co wykonują może działać w rzeczywistości. Z tego powodu stworzono ćwiczenia laboratoryjne, które łączą elektronikę analogową z przetwarzaniem sygnałów. Jedno z ćwiczeń zostało opisane w tym artykule, tj. detektor QRS. Łącząc jakość nauczania oraz praktyczną wiedzę o układach elektronicznych postanowiono wykorzystać reprogramowalną strukturę FPAA, w której można zbudować podstawowe struktury układowe, do budowy detektora zespołu QRS. W[...]

Czwórnikowa metoda testowania 4-tBT analogowych układów elektronicznych

Czytaj za darmo! »

Przedstawiona w artykule czwórnikowa metoda testowania 4-tBT (4-terminal based test) umożliwia testowanie układów z ograniczonym dostępem pomiarowym. 4-tBT jest metodą z symulacją przedtestową i należy do strukturalnych metod testowania. Artykuł skupia się na omówieniu jednego z aspektów metody 4-tBT jakim jest wytypowanie klasy układów łatwo i trudno testowalnych przy użyciu tej metody. Abstract. The testing method 4-tBT (4-terminal based test) is presented in this paper. During test mode the circuit under test is connected to active 4-terminal network. The structure and values of elements of this network is selected (by heuristic particle swarm optimization algorithm PSO) in way that the best localization/identification of faults is obtained. (Four terminal testing method 4-tBT of analog electronic circuit). Słowa kluczowe: czwórnikowa metoda testowania 4-tBT, uszkodzenia katastroficzne. Keywords: 4-terminal based test method, catastrophic faults. 1. Wprowadzenie Układy elektroniczne z roku na rok stają się coraz bardziej złożone, co skutkuje produkowaniem ich w formie scalonej (ang. Integrated Circuits - IC). Taki stan rzeczy wynika przede wszystkim z zapotrzebowania rynkowego na coraz bardziej uniwersalne, wielozadaniowe, o mniejszym poborze mocy, a co za tym idzie tańsze rozwiązania. Duża złożoność oraz wysoki stopień upakowania analogowych układów elektronicznych (AUE), skutkuje dla dziedziny testowania i diagnostyki m.in. problemem ograniczonego dostępu pomiarowego do testowanego obwodu. Z tego też powodu istnieje rynkowe zapotrzebowanie na skuteczne metody testowania dla układów elektronicznych z ograniczonym dostępem pomiarowym [3, 4, 5, 6]. Przedstawiona czwórnikowa metoda testowania 4-tBT (4- terminal Based Test) umożliwia testowanie układów z ograniczonym dostępem pomiarowym. Artykuł skupia się na omówieniu jednego z aspektów metody 4-tBT jakim jest wytypowanie klasy układów łatwo i trudno testowalnych przy użyciu tej[...]

Tolerance Maximisation in Fault Diagnosis of Analogue Electronic Circuits

Czytaj za darmo! »

This paper presents method of designing periodic test excitation for fault diagnosis of analogue electronic circuits. There has been proposed maximisation of circuit components tolerances while keeping assumed level of fault diagnosis. There has also been shown that combination of fault detection and location in a single step can remarkably shorten testing time. The optimisation process involves genetic algorithm. Streszczenie. W pracy przedstawiono projektowanie periodycznego pobudzenia testowego dla diagnostyki uszkodzeń analogowych układów elektronicznych. Zaproponowano sposób maksymalizacji tolerancji elementów obwodu przy zachowaniu założonego poziomu diagnostyki uszkodzeń. Wykazano również, że połączenie etapów detekcji i lokalizacji uszkodzeń może znacząco skrócić czas testowania. (Maksymalizacja tolerancji w diagnostyce uszkodzeń analogowych układów elektronicznych). Keywords: fault diagnosis, analogue electronics, test time reduction, components tolerance, genetic algorithm. Słowa kluczowe: diagnostyka uszkodzeń, elektronika analogowa, redukcja czasu testowania, tolerancja elementów, algorytm genetyczny. Introduction The test engineer must reconcile many contradictories: efficiency of fault diagnosis (how many faults can be successfully diagnosed?), access to circuit internal nodes (usually limited and expensive), circuit cost (maximise tolerances in limits defined by design, minimise circuit overhead caused by design-for-testability), test cost (strongly related with test time: single or many measurements? how much accuracy?). The test cost is a significant part of a final device cost (30% - 50% [17]). All these factors can be summarized as an optimisation problem of many related test and circuit parameters. Two major problems of fault diagnosis of modern analogue electronic circuits (AEC) are tolerance of components and limited access to internal circuit nodes. The first causes spread of measured quantities thus resultin[...]

Wykorzystanie metody symulowanego wyżarzania do doboru optymalnego pobudzenia testującego analogowe układy elektroniczne

Czytaj za darmo! »

Diagnostyka i testowanie analogowych układów elektronicznych jest istotnym zagadnieniem współczesnej elektroniki. Rosnąca złożoność i miniaturyzacja układów elektronicznych zmniejsza dostępność do punktów testowych, co w efekcie pogarsza diagnozowalność układów. O ile dla układów cyfrowych istnieją zweryfikowane standardy testowania i diagnostyki, o tyle dla układów analogowych wciąż brakuje[...]

Wykorzystanie algorytmu PSO w diagnostyce analogowych układów elektronicznych

Czytaj za darmo! »

W ostatnich latach problem testowania analogowych układów elektronicznych (AUE) stał się znaczącą kwestią. Mimo, iż wiele artykułów zostało napisane z tej dziedziny, to ciągle nie ma wystarczająco dobrych metod testowania tych układów. Techniki testowania AUE można podzielić ze względu na różnorakie kryteria. Ze względu na to, kiedy przeprowadzana jest symulacja analizowanego układu to testowanie dzielimy na: przedtestowe SBT (Simulation Before Test) i potestowe SBT (Simulation After Test) [1]. Zaletą metody SBT jest to, że jest ona mniej czasochłonna niż SAT. Wadą metody SBT jest to, iż jest ona mniej dokładna niż SAT. Ponieważ obecnie na linii produkcyjnej czas jest najważniejszym czynnikiem, to metoda SBT jest preferowana. Testowanie też można podzielić ze względu na to, kt[...]

Ewolucyjna metoda identyfikacji diagnostycznego stanu liniowego układu analogowego

Czytaj za darmo! »

W artykule zaprezentowano ewolucyjną metodę identyfikacji stanu liniowego układu analogowego. Detekcja stanu dokonywana jest na podstawie analizy odpowiedzi czasowej. System ewolucyjny wykorzystuje ewolucję różnicową do poszukiwania optymalnego rozkładu zer, biegunów i współczynnika wzmocnienia transmitancji, który zapewni odpowiedź czasową identyczną jak w układzie identyfikowanym. W trakcie oceny fenotypu obliczana jest odchyłka bezwzględna pomiędzy przebiegami, która podlega minimalizacji w toku ewolucji. Abstract. The evolutionary approach described in the paper allows to identify the analog circuit state. The analysis of a time response is used for circuit state recognition. The evolutionary system is basing on differential evolution and it is searching for the optimal zeros, pol[...]

Diagnostyka analogowych układów scalonych metodą monitorowania prądu zasilania w ewolucyjnie dobranych punktach pomiarowych


  Monitorowanie prądu zasilania układu scalonego w stanie statycznym (ang. quiescent state) jest powszechnie uznaną i stosowaną metodą testowania układów cyfrowych klasy CMOS. Metoda ta jest w skrócie określana jako testowanie IDDQ (ang. IDDQ testing). Prąd zasilania IDD cyfrowych układów CMOS w stanie statycznym jest minimalny dla struktury nieuszkodzonej (równy sumie prądów upływności złącz i bramek izolowanych warstwą SiO2) i rośnie radykalnie w przypadku wystąpienia zwarcia otwierającego drogę dla przepływu prądu do masy układu. Diagnostyka analogowych układów scalonych (AUS) metodą IDDQ jest znacznie trudniejszym wyzwaniem m.in. z uwagi na ciągły charakter sygnałów analogowych. Jednak łatwa dostępność pomiarowa oraz podatność poziomu prądu zasilania na defekty układu zachęcają do stosowanie metody IDDQ również dla AUS [1-4]. W dotychczasowych publikacjach można znaleźć rozwiązania poprawiające skuteczność diagnostyczną metody IDDQ przy badaniu AUS. Przykładowo, w publikacji [1] Autorzy proponują rejestrację prądu IDD przy zasilaniu układu przebiegiem piłokształtnym (dynamiczna metoda monitorowania prądu zasilania). W [2] zostały przedstawione rezultaty potwierdzające poprawę poziomu identyfikacji diagnostycznej AUS przy pomiarze statycznego prądu zasilania dla kilku wartości napięcia zasilania, które dobrano empirycznie. Uszkodzenia układów elektronicznych można generalnie podzielić na: katastroficzne (ang. catastrophic faults, hard faults) i parametryczne (ang. parametric faults, soft faults) [5, 6]. Uszkodzenia katastroficzne AUS są spowodowane przez radykalną zmianę parametrów struktury scalonej (np. przebicie złącza lub warstwy SiO2, zwarcie lub przerwa powstałe w procesie technologicznym). Uszkodzenia parametryczne powstają w wyniku dewiacji parametrów poza obszar dozwolony, którego brzegi są określone przez tolerancje specyfikacji projektowych układu. Z uwagi na dokładność, metody diagnostyki AUS można podzielić n[...]

Multidimensional search space in testing and diagnosis of analogue electronic circuits

Czytaj za darmo! »

In this paper a new testing method of an analogue electronic circuits is presented. The method is based on the idea of using multidimensional search space in order to increase testability and observability of the circuit under test (CUT). Heuristic algorithm particle swarm optimization (PSO) has been applied for continuous optimization problem. Practical example is considered and results shows that using more than one dimension during test of CUT can significantly improve number of unequivocally located states of CUT. Streszczenie. W tym artykule nowa metoda testowania analogowych układów elektronicznych została zaprezentowana. Metoda testowania wykorzystuje wielowymiarową przestrzeń poszukiwań. Zaprezentowane rezultaty badań wyraźnie pokazują, że użycie więcej niż jednego wymiaru podczas testowania układu elektronicznego pozwala na zwiększenie liczby jednoznacznie lokalizowanych stanów testowanego układu. (Testowanie i diagnostyka analogowych układów elektronicznych z wykorzystaniem wielowymiarowej przestrzeni poszukiwań) Keywords: multidimensional search space, analog circuits, particle swarm optimization, diagnosis Słowa kluczowe: wielowymiarowa przestrzeń poszukiwań, CUT, PSO, diagnostyka Introduction In the last decade, a problem of testing and diagnosis of analog electronic circuits has been increased. Nowadays, many analog and mixed circuits are produced on a same substrate as integrated circuits become very popular [9, 11]. This cause that very often only the input and output pins of an integrated circuit are available. Diagnostic information that can be obtained from that kind of circuit under test (CUT) is limited. Testing methodology presented in this paper allows to increase diagnostic information from the circuits with limited measurement availability. Testing of analogue electronic circuits can be divided into: Fault Driven Test (FDT) and Specification Driven Test (SDT) [3, 4]. In FDT approach, a list of faults (states [...]

 Strona 1  Następna strona »