Wyniki 1-4 spośród 4 dla zapytania: authorDesc:"PRZEMYSŁAW M. SZECÓWKA"

Sprzętowa realizacja algorytmów obliczeniowych w układach cyfrowych

Czytaj za darmo! »

Rosnąca pojemność programowalnych układów cyfrowych pozwala realizować we własnym zakresie coraz bardziej wyrafinowane konstrukcje. Wśród nich szczególne zainteresowanie budzą układy służące do zaawansowanych obliczeń. Czasami są one potrzebne do wykonania małego przenośnego urządzenia o mocy obliczeniowej porównywalnej z dobrym komputerem stacjonarnym, czasami nawet do skonstruowania syste[...]

Sprzętowa realizacja filtrów konwolucyjnych w układach cyfrowych

Czytaj za darmo! »

Wraz z rozwojem wielu dziedzin nauki i techniki rośnie zapotrzebowanie na efektywne sposoby przetwarzania informacji. Coraz bardziej zaawansowane i dokładne metody badań, przetwarzania obrazu i dźwięku czy kryptografii wymuszają zwiększanie możliwości obliczeniowych istniejących platform sprzętowych w takim tempie, że tradycyjne rozwiązania oparte o procesory (także sygnałowe), przestają być wystarczające. Odpowiedzią na to zapotrzebowanie są układy specjalizowane. Są one wydajne i energooszczędne, stanowią idealne rozwiązanie w dobie miniaturyzacji. Już w latach 90. prowadzono prace nad efektywną implementacją filtrów konwolucyjnych w układach cyfrowych [1,2], z założeniem realizacji w specjalizowanych układach (ASIC). Ze względu na dość dużą złożoność obliczeniową prowadzono[...]

CORDIC and SVD implementation in digital hardware


  Processing of matrices, especially inversion, remains a key challenge for contemporary computing machines. Very smart algorithms were proposed many years ago, by the scientists who expected rapid development of digital hardware in the future. Many of those solutions were presumed to work on futuristic parallel devices. CORDIC and Singular Value Decomposition (SVD) are good examples here [1-3]. Eventually recent years have brought the appropriate development of digital hardware and growth of programmable logic devices complexity. There is growing interest in construction of dedicated digital hardware, according to more or less classic concepts [4-7]. This paper describes a study of hardware implementation of Singular Value Decomposition of matrix based on replicated CORDIC modules. The authors focus on comparison of architecture variants in the context of resource allocation, speed and accuracy. Similar works may be found in contemporary literature [8] showing growing interest in practical use of achievements of great mid XX-th century mathematicians. CORDIC and SVD overview CORDIC algorithm (Coordinate Rotation Digital Computer) was proposed by Volder in 1959 [2]. Originally it was used to transform polar to perpendicular coordinates and reverse. Nowadays it is extensively used in digital signal and data processing like DFT [7] and SVD [5]. It is quite universal tool which may be applied in many variants and configurations. In general CORDIC consists in iterative rotations of a vector with a predefined series of constant angles. The angles decrease in a special manner forming a series: 45°, 26.7°, 14°, 7.1°, 3.57° etc. Consecutive rotations are left or right depending on target and actual result. With growing number of rotations n, the increase in accuracy is obtained. This generic schematic may be applied in various modes, depending on needs. In rotation mode, a series of rotations is applied to a vector to reach defined [...]

Układ lock-in z cyfrową syntezą częstotliwości w technice FPGA


  Układy typu lock-in umożliwiają detekcję sygnału o określonej częstotliwości nawet w otoczeniu szumów przekraczających 1000 razy amplitudę badanego przebiegu. Urządzenie działa jak filtr pasmowo-przepustowy o niezwykle wąskim paśmie i dużej dobroci [1]. W trakcie pomiaru wykorzystywana jest technika znana jako detekcja fazoczuła, wymagająca sygnału referencyjnego o ściśle określonych parametrach. Lock-in znany jest również pod nazwami nanowoltomierz, woltomierz homodynowy, prostownik fazoczuły. Znajduje zastosowanie w wielu dziedzinach nauki m.in. do pomiarów tłumienia światłowodów, częstotliwości rezonansowych układów elektronicznych czy właściwości materiałowych powierzchni (jako element mikroskopu AFM). Pierwsze układy detekcji fazoczułej wykonywane były za pomocą elementów analogowych. Dynamiczny rozwój techniki cyfrowej pozwolił na skonstruowanie numerycznych układów lock-in o lepszej stabilności i dokładności pomiaru oraz znacznie większej rezerwie dynamicznej niż ich analogowe odpowiedniki [2-4]. Artykuł opisuje własną konstrukcję cyfrowego detektora wykonanego na bazie techniki FPGA i popularnych przetworników A/C i C/A, kontrolowanego przez komputer PC. Detekcja fazoczuła i synteza częstotliwości Kluczowymi elementami układu lock-in są detektor fazy PSD (Phase Sensitive Detector) i generator. Istotą detekcji fazy jest pomiar składowej sygnału o bardzo dokładnie określonej częstotliwości. Wybór częstotliwości odniesienia odbywa się poprzez sygnał referencyjny. Może on być doprowadzony z zewnętrznego źródła, lub generowany wewnątrz układu, np. za pomocą bezpośredniej syntezy cyfrowej DDS (Direct Digita[...]

 Strona 1