Wyniki 1-4 spośród 4 dla zapytania: authorDesc:"STANISŁAW SZCZEPAŃSKI"

Katedra Systemów Mikroelektronicznych


  Rys historyczny Katedra Systemów Mikroelektronicznych została utworzona w 2003 roku, w wyniku połączenia Zakładu Układów Elektronicznych z Katedrą Elektroniki Ciała Stałego. Pierwszym kierownikiem nowo powołanej katedry był profesor Michał Polowczyk, od roku 2006 kieruje nią profesor nadzw. PG Stanisław Szczepański. Historycznie zespoły tworzące obecną katedrę wywodzą się z Zakładu Technologii Elementów i Układów Elektronicznych, którego twórcą i pierwszym kierownikiem w 1969 roku był profesor Michał Białko. Zakład ten funkcjonował w strukturze Instytutu Technologii Elektronicznej do roku 1992. Z Zakładu Technologii Elementów i Układów Elektronicznych w roku 1971 został wyodrębniony Zakład Elektroniki Ciała Stałego, po czym w roku 1992, po zmianie struktury instytutowej Wydziału na katedralną, oba zakłady zostały przekształcone w katedry: Układów Elektronicznych pod kierownictwem nieżyjącego już profesora Andrzeja Guzińskiego i Elektroniki Ciała Stałego pod kierownictwem profesora Michała Polowczyka. Ze względów formalnych, w 1997 roku Katedrę Układów Elektronicznych przemianowano w Zakład o tej samej nazwie. Obszar działalności Katedry Systemów Mikroelektronicznych obejmuje szeroki zakres problemów związanych z zagadnieniami modelowania, projektowania i optymalizacji elementów i układów elektronicznych oraz projektowania i oprogramowania systemów mikroelektronicznych. Szczególnie intensywnie są rozwijane zaawansowane metody analizy, modelowania oraz projektowania analogowych i cyfrowych układów scalonych, wykorzystywanych we współczesnej elektronice użytkowej, telekomunikacji, informatyce, inżynierii biomedycznej oraz automatyce i robotyce. Geneza problematyki wywodzi się z epokowego wynalazku w 1958 roku - układu scalonego. Otworzył on erę mikroelektroniki, która aktualnie przeszła w kolejny etap, dynamicznego rozwoju nanoelektroniki. Mikro- i nanoelektronika okazały się dziedzinami niezwykle prężnymi, mającymi istotny wp[...]

Programowalny zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego CMOS

Czytaj za darmo! »

Programowalne wzmacniacze transkonduktancyjne OTA (ang. Operational Transconductance Amplifier) CMOS o dużej dynamice przetwarzanych sygnałów i szerokim paśmie są szeroko stosowane w wielu układach analogowych i systemach analogowo-cyfrowych. Stosowanie ich w filtrach czasu ciągłego typu OTA-C umożliwia realizację różnorodnych zadań przetwarzania sygnałów [1,2]. Ostatnio popularne stały się[...]

Hardware implementation of digital image stabilization using optical flow algorithm and FPGA technology


  Analysis of the moving objects is exploited in various applications, e.g., security and monitoring systems, automatic robot control, etc. The motion can be a result of both the moving objects and the moving camera. In many cases, the camera movement is unwelcome and has to be compensated before further processing of the image. There are several types of image stabilization systems including electronic, mechanical, and digital ones. In this paper, we present a digital image stabilization (DIS) system based on the modified optical flow algorithm and FPGA hardware realization. Digital image stabilization (DIS) algorithm can be divided into two basic blocks. The first block determines the local motion (LM) and the global motion (GM) of pixels, whereas the second block carries out [...]

Ultra-low power analogue CMOS vision chip

Czytaj za darmo! »

The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 m CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s. Streszczenie. W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s. (Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu). Keywords: CMOS analogue circuits, image processing, analogue processors. Słowa kluczowe: układy analogowe CMOS, przetwarzanie obrazu, procesory analogowe. Introduction The vision sensors integrated together with a specialized microprocessor on a common silicon substrate, called vision chips, find applications in many technical areas, like: robotics, biomedical implants, systems controlling the road traffic, and automatic navigation systems. The main role of the vision chips is image detection and low-level, early-vision image processing, which typically includes: smoothing, edge detection, noise reduction, sharpening, etc. For autonomous systems, like robots or biomedical implants, the low-power operation is very important, because such systems are typically batterypowered. There are two main methods of the vision chips silico[...]

 Strona 1