Wyniki 1-5 spośród 5 dla zapytania: authorDesc:"OLEG MASLENNIKOW"

Sprzętowa realizacja algorytmu redukcji wstecznej w układach FPGA Xilinx Virtex4

Czytaj za darmo! »

Nowoczesne układy reprogramowalne z architekturą FPGA (ang. Field Programmable Gate Array) pozwalają na implementację, w jednym układzie scalonym, złożonego wyspecjalizowanego systemu komputerowego zawierającego od kilku do kilkudziesięciu potokowych jednostek przetwarzających. Ta potencjalna możliwość wynika z zasobów sprzętowych nowoczesnych układów i platformy reprogramowalnych, jak np. układy Stratix II firmyAltera i Virtex 4 firmy Xilinx [1], które poza ogromnym polem komórek z architekturą FPGA i bloków pamięci RAM, zawierają dużą liczbę stałoprzecinkowych bloków mnożących, a nawet bloków DSP (tzw. DSP48slice, do 512 bloków w jednym układzie, gdzie jeden blok DSP zawiera jeden 18-bitowy blok mnożący z 48-bitowym akumulatorem, kilkoma rejestrami i multiplekserami) [2]. W[...]

Realizacja w układach FPGA jednostek operacyjnych działających w arytmetyce ułamkowej

Czytaj za darmo! »

Nowoczesna technologia VLSI pozwala na umieszczenie w pojedynczym układzie scalonym ASIC całego złożonego systemu cyfrowego zawierającego ponad 200 mln bramek, tzw. systemu jednoukładowego SoC (ang. System-on-Chip). Jednak w przypadku małoseryjnej produkcji systemu SoC jest on realizowany przy wykorzystaniu innych, znacznie tańszych niż ASIC platform sprzętowych, np. nowoczesnych platform re[...]

Wykorzystanie bramek prądowych i napięciowych CMOS do realizacji funkcji bloku S-box algorytmu Whirlpool

Czytaj za darmo! »

Od połowy lat 90. na Politechnice Koszalińskiej prowadzono badania nad cyfrowymi bramkami prądowymi, w których poziomy logiczne na wejściu i wyjściu określane są przez odpowiednie wartości natężenia prądu [1]. Równolegle prowadzono badania nad algebrą logiki bramek prądowych, która wprowadza matematyczny aparat do opisu i minimalizacji opisów funkcji logicznych przeznaczonych do realizacji w[...]

Realizacja sprzętowa operacji potęgowania modularnego w systemach kryptograficznych

Czytaj za darmo! »

W artykule przedstawiono kilka architektur układów arytmetycznych przeznaczonych do realizacji operacji potęgowania modularnego c=(me) mod n. Ich oryginalnym elementem jest blok mnożenia realizujący algorytm nazwany przez autorów modularnym mnożeniem binarnym. Autorzy proponują realizować układy potęgowania na bramkach prądowych CMOS, co pozwoli radykalnie zwiększyć stopień odporności systemu kryptograficznego "na podsłuchanie", tj. na ataki oparte o analizę poboru mocy lub zmian pola elektromagnetycznego systemu podczas działania. Abstract. This paper presents several architectures of circuits destined to the realization of the modular exponentiation operation c = (m e ) mod n. The original element is a block implementing the multiplication algorithm called by the authors of the bina[...]

Osobliwości stosowania arytmetyki ułamkowej w nowoczesnych układach FPGA

Czytaj za darmo! »

Nowoczesne układy reprogramowalne FPGA zawierają setki tysięcy rekonfigurowalnych komórek, setki wbudowanych bloków pamięci i bloków mnożących lub bloków DSP (ang. Digital Signal Processing) [1,2]. Efektywne zagospodarowanie tak dużych zasobów sprzętowych układu poprzez zaprojektowanie i implementacje w nim systemu typu SoC (ang. Systemon- Chip) wykorzystuje gotowe projekty (ang. IP-core) dl[...]

 Strona 1