Wyniki 1-3 spośród 3 dla zapytania: authorDesc:"ANDRZEJ MAZURAK"

Modeling the charge trapping effect in high-K gate stacks on the tunnel current


  High-K dielectrics play a key role in the present MOS technology scaling. One of the obstacles to overcome scaling barriers is improvement of the electrical quality of the substrate- oxide interface and dielectric quality in respect to the space distributed charges. Electrically active traps influence significantly the device electrical characteristics. In this work we discuss an influence of distributed charges in the gate stack on the current-voltage characteristics of the MOS structure. Quantum well trap model A charge trap is modeled as a quantum well of thickness in the range of a few angstroms (Fig. 1). Position of the Fermi level in the quantum well in respect to the substrate corresponds to charging of a trap due to the tunneling and the thermal recombination- generation processes. The tunneling probability is calculated with the use of the transfer matrix method with inclusion of carrier scattering in the well [1]. The scattering rate parameter moderates the impact of the trap on the current transport. High-K gate stack with charges trapped model The modeled gate stack consists of the interfacial SiO2 layer and a high-K dielectric layer. The high-K layer is divided into sections. The trapped charge is modeled as effective charge located at the interlayer planes. For tunneling probability through the multilayer g[...]

Materiały o dużej stałej dielektrycznej w tranzystorach MOS

Czytaj za darmo! »

Od ponad 40 lat rozwój mikroelektroniki jest opisywany i prognozowany prawem Moore'a, zgodnie z którym liczba tranzystorów w najbardziej zaawansowanym, wprowadzanym na rynek układzie scalonym jest podwajana co około 18 miesięcy. Najważniejszym czynnikiem tego wzrostu jest zmniejszanie rozmiarów elementów układu. Parametrem definiującym wielkość tranzystora MOS jest fizyczna długość bra[...]

Modelowanie struktur MOS z podwójną barierą potencjału


  Struktura metal-izolator-półprzewodnik z podwójną barierą potencjału (DB MOS) składa się z zewnętrznych elektrod bramki i półprzewodnikowego podłoża oraz bariery złożonej z dwóch warstw dielektryka i rozdzielającej je warstwy półprzewodnika. Na rys. 1 przedstawiono schematyczny wygląd i model pasmowy struktury DB MOS z podłożem typu n, studnię kwantową tworzy niedomieszkowana warstwa krzemowa rozdzielona warstwami SiO2. Przepływ prądu przez strukturę, polegający na tunelowaniu nośników między półprzewodnikowym podłożem i bramką, wymaga grubości warstw izolujących rzędu pojedynczych nanometrów. W zależności od grubości studni potencjału może następować kwantyzacja energii elektronów i dziur (studnia kwantowa), wpływając na elektrostatykę układu fizycznego. W zależności od powierzchni poprzecznej studni potencjału struktura może wykazywać przewodnictwo jednorodne lub jednoelektronowe efekty blokady kulombowskiej. Sterowanie prądem odbywa się poprzez zmianę potencjału studni kwantowej. Potencjał studni może być kontrolowany poprzez galwaniczny kontakt, przez elektrodę bramki za pośrednictwem efektu polowego lub też może ustalać się samoistnie (potencjał pływający). Struktura MOS z podwójną barierą potencjału (DB MOS) może pełnić w przyrządach nanoelektronicznych różne role: (a) rezonansowego przyrządu tunelowego (dioda tunelowa, tranzystor tunelowy), (b) złożonej warstwy bramkowej z krystalicznymi wtrąceniami krzemu stanowiącymi pułapkę elektronową lub dziurową, (c) pułapki (elektronowej bądź dziurowej) dla nośników w krzemowym podłożu dla potrzeb nieulotnych pamięci. Na rysunku 3 przedstawiono dwa możliwe mechanizmy transportu nośników pomiędzy podłożem, a bramką. W przypadku sekwencyjnego tunelowania nośników przez obie bariery z pośrednim etapem elektrycznego ładowania studni na skutek rozpraszania elektronów mówimy o tun[...]

 Strona 1