Wyniki 1-4 spośród 4 dla zapytania: authorDesc:"PIOTR RATUSZNIAK"

Projektowanie akceleratorów algorytmów algebry liniowej przeznaczonych do implementacji w układach FPGA

Czytaj za darmo! »

W pracy przedstawiono metody projektowania akceleratorów obliczeniowych wybranych algorytmów algebry liniowej, przeznaczonych do implementacji w układach FPGA. Opisano dwie metody projektowe wykorzystujące algorytm ewolucyjny do odwzorowania przestrzennego grafu zależności informacyjnych w architektury równoległe. Pierwsza opisywana metoda projektowa służy do tworzenia architektur równoległych przetwarzających dane w sposób systoliczny, przeznaczonych do implementacji w wielokontekstowych układach reprogramowalnych. Druga metoda wykorzystywana jest do projektowania macierzy procesorowych przeznaczonych do implementacji w klasycznych układach FPGA. Parametry zaprojektowanych akceleratorów dla wybranych algorytmów algebry liniowej porównano z analogicznymi parametrami architektur równoległych, zaprojektowanymi z wykorzystaniem innych znanych metod projektowych. Abstract. In this paper, methods for hardware linear algebra accelerators dedicated to implementation in FPGA devices, are presented. The two design methods with the use an evolutionary algorithm for allocation mapping are described. The first method is dedicated to creation a parallel architectures which process data on systolic type, dedicated to implementation into multicontext FPGA devices. The second method is used for design of processor array implemented in classic FPGA devices. Parameters of designed accelerators for exemplary linear algebra algorithms are presented and compared with parameters described parallel architectures obtained with the use of another design methods. (Design of linear algebra hardware accelerators dedicated to implementation in FPGA devices.) Słowa kluczowe: macierze procesorowe, algebra liniowa, algorytmy ewolucyjne, układy FPGA. Keywords: processor array, linear algebra, evolutionary algorithms, FPGA devices. Wprowadzenie Wiele dziedzin współczesnej nauki oraz przemysłu wykorzystuje skomplikowane algorytmy o dużej złożoności obliczeniowej, np.: kryp[...]

Searching for Pythagorean triples in FPGA

Czytaj za darmo! »

In this paper a new method for the calculating the Pythagorean triple is proposed which provides the deriving such a triple without solving the complex combinatorial task. Pythagorean triples provide the simple method of deriving exact values of trigonometric functions. The designed module, which calculates Pythagorean triples, is configured in FPGA, and can calculate the triple for a single clock cycle. This module can be used in the application specific processors for the linear algebra problem solving and digital signal processing. Streszczenie. W artykule przedstawiono metodę obliczania trójek pitagorejskich, która w porównaniu z innymi metodami, nie zawiera złożonych obliczeń kombinatorycznych. Obliczone trójki pitagorejskie mogą służyć do obliczania dokładnych wartości funkcji trygonometrycznych. Zaprojektowana architektura obliczeniowa, służąca do obliczania takich trójek, została zaimplementowana w układzie FPGA. Zaprojektowany moduł, w przeciwieństwie do innych powszechnie znanych (np. CORDIC), pozwala na obliczenie trójki dla zadanego kąta w jednym takcie zegarowym. Zaprojektowana architektura może być wykorzystywana do obliczania np. algorytmów algebry liniowej lub w szeroko pojętym cyfrowym przetwarzaniu sygnałów. (Implementacja wyszukiwania trójek pitagorejskich w układach FPGA). Keywords: FPGA, CORDIC, Pythagorean triples, trigonometric function. Słowa kluczowe: FPGA, CORDIC, trójki pitagorejskie, obliczanie wartości funkcji trygonometrycznych. Introduction There are many methods for calculating of trigonometric functions in FPGA. One of the most used methods is based on the table function, and is limited by the volume of the inner ROM of the device [1]. The interpolating polynomial evaluation method, for example, the Tailor polynomial method needs a lot of additions and multiplications of the data with the large bit width to derive results with the proper precision [1,2]. Two decades the CORDIC method is widely used in F[...]

Sprzętowa realizacja algorytmu redukcji wstecznej w układach FPGA Xilinx Virtex4

Czytaj za darmo! »

Nowoczesne układy reprogramowalne z architekturą FPGA (ang. Field Programmable Gate Array) pozwalają na implementację, w jednym układzie scalonym, złożonego wyspecjalizowanego systemu komputerowego zawierającego od kilku do kilkudziesięciu potokowych jednostek przetwarzających. Ta potencjalna możliwość wynika z zasobów sprzętowych nowoczesnych układów i platformy reprogramowalnych, jak np. układy Stratix II firmyAltera i Virtex 4 firmy Xilinx [1], które poza ogromnym polem komórek z architekturą FPGA i bloków pamięci RAM, zawierają dużą liczbę stałoprzecinkowych bloków mnożących, a nawet bloków DSP (tzw. DSP48slice, do 512 bloków w jednym układzie, gdzie jeden blok DSP zawiera jeden 18-bitowy blok mnożący z 48-bitowym akumulatorem, kilkoma rejestrami i multiplekserami) [2]. W[...]

Osobliwości stosowania arytmetyki ułamkowej w nowoczesnych układach FPGA

Czytaj za darmo! »

Nowoczesne układy reprogramowalne FPGA zawierają setki tysięcy rekonfigurowalnych komórek, setki wbudowanych bloków pamięci i bloków mnożących lub bloków DSP (ang. Digital Signal Processing) [1,2]. Efektywne zagospodarowanie tak dużych zasobów sprzętowych układu poprzez zaprojektowanie i implementacje w nim systemu typu SoC (ang. Systemon- Chip) wykorzystuje gotowe projekty (ang. IP-core) dl[...]

 Strona 1