Wyniki 1-5 spośród 5 dla zapytania: authorDesc:"PIOTR KYZIOŁ"

Czwórnikowa metoda testowania 4-tBT analogowych układów elektronicznych

Czytaj za darmo! »

Przedstawiona w artykule czwórnikowa metoda testowania 4-tBT (4-terminal based test) umożliwia testowanie układów z ograniczonym dostępem pomiarowym. 4-tBT jest metodą z symulacją przedtestową i należy do strukturalnych metod testowania. Artykuł skupia się na omówieniu jednego z aspektów metody 4-tBT jakim jest wytypowanie klasy układów łatwo i trudno testowalnych przy użyciu tej metody. Abstract. The testing method 4-tBT (4-terminal based test) is presented in this paper. During test mode the circuit under test is connected to active 4-terminal network. The structure and values of elements of this network is selected (by heuristic particle swarm optimization algorithm PSO) in way that the best localization/identification of faults is obtained. (Four terminal testing method 4-tBT of analog electronic circuit). Słowa kluczowe: czwórnikowa metoda testowania 4-tBT, uszkodzenia katastroficzne. Keywords: 4-terminal based test method, catastrophic faults. 1. Wprowadzenie Układy elektroniczne z roku na rok stają się coraz bardziej złożone, co skutkuje produkowaniem ich w formie scalonej (ang. Integrated Circuits - IC). Taki stan rzeczy wynika przede wszystkim z zapotrzebowania rynkowego na coraz bardziej uniwersalne, wielozadaniowe, o mniejszym poborze mocy, a co za tym idzie tańsze rozwiązania. Duża złożoność oraz wysoki stopień upakowania analogowych układów elektronicznych (AUE), skutkuje dla dziedziny testowania i diagnostyki m.in. problemem ograniczonego dostępu pomiarowego do testowanego obwodu. Z tego też powodu istnieje rynkowe zapotrzebowanie na skuteczne metody testowania dla układów elektronicznych z ograniczonym dostępem pomiarowym [3, 4, 5, 6]. Przedstawiona czwórnikowa metoda testowania 4-tBT (4- terminal Based Test) umożliwia testowanie układów z ograniczonym dostępem pomiarowym. Artykuł skupia się na omówieniu jednego z aspektów metody 4-tBT jakim jest wytypowanie klasy układów łatwo i trudno testowalnych przy użyciu tej[...]

Wykorzystanie algorytmu PSO w diagnostyce analogowych układów elektronicznych

Czytaj za darmo! »

W ostatnich latach problem testowania analogowych układów elektronicznych (AUE) stał się znaczącą kwestią. Mimo, iż wiele artykułów zostało napisane z tej dziedziny, to ciągle nie ma wystarczająco dobrych metod testowania tych układów. Techniki testowania AUE można podzielić ze względu na różnorakie kryteria. Ze względu na to, kiedy przeprowadzana jest symulacja analizowanego układu to testowanie dzielimy na: przedtestowe SBT (Simulation Before Test) i potestowe SBT (Simulation After Test) [1]. Zaletą metody SBT jest to, że jest ona mniej czasochłonna niż SAT. Wadą metody SBT jest to, iż jest ona mniej dokładna niż SAT. Ponieważ obecnie na linii produkcyjnej czas jest najważniejszym czynnikiem, to metoda SBT jest preferowana. Testowanie też można podzielić ze względu na to, kt[...]

Multidimensional search space in testing and diagnosis of analogue electronic circuits

Czytaj za darmo! »

In this paper a new testing method of an analogue electronic circuits is presented. The method is based on the idea of using multidimensional search space in order to increase testability and observability of the circuit under test (CUT). Heuristic algorithm particle swarm optimization (PSO) has been applied for continuous optimization problem. Practical example is considered and results shows that using more than one dimension during test of CUT can significantly improve number of unequivocally located states of CUT. Streszczenie. W tym artykule nowa metoda testowania analogowych układów elektronicznych została zaprezentowana. Metoda testowania wykorzystuje wielowymiarową przestrzeń poszukiwań. Zaprezentowane rezultaty badań wyraźnie pokazują, że użycie więcej niż jednego wymiaru podczas testowania układu elektronicznego pozwala na zwiększenie liczby jednoznacznie lokalizowanych stanów testowanego układu. (Testowanie i diagnostyka analogowych układów elektronicznych z wykorzystaniem wielowymiarowej przestrzeni poszukiwań) Keywords: multidimensional search space, analog circuits, particle swarm optimization, diagnosis Słowa kluczowe: wielowymiarowa przestrzeń poszukiwań, CUT, PSO, diagnostyka Introduction In the last decade, a problem of testing and diagnosis of analog electronic circuits has been increased. Nowadays, many analog and mixed circuits are produced on a same substrate as integrated circuits become very popular [9, 11]. This cause that very often only the input and output pins of an integrated circuit are available. Diagnostic information that can be obtained from that kind of circuit under test (CUT) is limited. Testing methodology presented in this paper allows to increase diagnostic information from the circuits with limited measurement availability. Testing of analogue electronic circuits can be divided into: Fault Driven Test (FDT) and Specification Driven Test (SDT) [3, 4]. In FDT approach, a list of faults (states [...]

Dopasowanie impedancyjne w systemach radiowej identyfikacji RFID na przykładzie układu TRF7960

Czytaj za darmo! »

Technika RFID jest metodą automatycznej identyfikacji. System RFID składa się z czytnika i karty bezstykowej. Komunikacja miedzy czytnikiem a kartą (transponderem) odbywa się przy użyciu fal radiowych [6]. Zaletą systemu radiowej identyfikacji jest to, że transponder jest zasilany energią pola magnetycznego wytworzonego przez antenę czytnika (pole bliskie anteny). Jeżeli antena jest dopasowa[...]

Synteza impedancji dwójnika pasywnego RLC z wykorzystaniem algorytmu programowania genetycznego


  Analiza analogowych układów RLC jest problemem polegającym na wyznaczeniu odpowiedzi układu mając dane wymuszenie oraz strukturę i parametry obwodu. Odpowiedź układu to napięcia na elementach lub prądy płynące w gałęziach tego układu [1]. Synteza analogowych układów RLC jest zagadnieniem odwrotnym do zagadnienia analizy. Polega ona na wyznaczeniu struktury obwodu i jego parametrów mając dane wymuszenie i odpowiedź układu. W przypadku analizy analogowych układów RLC uzyskane rozwiązanie jest zazwyczaj jednoznaczne, jednak w przypadku syntezy uzyskane rozwiązanie jest niejednoznaczne. Oznacza to, że może istnieć wiele struktur układów RLC, które mogą realizować taką samą odpowiedź [2]. Przedstawiona w artykule metoda pozwala na dobranie takiej struktury dwójnika RLC, która zrealizuje zadane wartości impedancji. Zaproponowane podejście syntezy dwójnika RLC wykorzystuje heurystyczny algorytm programowania genetycznego. Wykorzystanie algorytmów heurystycznych do problemu syntezy analogowych układów RLC nie jest nowym pomysłem. W literaturze są spotykane prace wykorzystujące algorytmy heurystyczne do syntezy funkcji układowych analogowych układów (np. charakterystyki amplitudowej czwórnika) [4, 6]. Problem syntezy analogowych układów RLC Synteza analogowych układów RLC składa się z dwóch etapów. Pierwszy etap to aproksymacja lub interpolacja polegająca na określeniu wzorem funkcji układowej na podstawie zadanej charakterystyki. Charakterystyka może być podana w formie graficznej lub w formie tabeli np. zestaw punktów ω, Z( j ω). Drugi etap syntezy polega na wyznaczeniu struktury analogowego układu RLC na podstawie funkcji układowej danej wzorem. W wielu przypadkach funkcja układowa jest już podana w formie wzoru, zatem synteza składa się wtedy tylko z drugiego etapu [2]. Deterministyczna metoda syntezy impedancji dwójnika Dla dwójników RLC funkcja układowa jest rozumiana jako impedancja lub admitancja. Załóżmy, że [...]

 Strona 1