Wyniki 1-10 spośród 17 dla zapytania: authorDesc:"TOMASZ GOLONEK"

Ewolucyjny dobór częstotliwości sygnałów testujących z rozmytą inicjalizacją systemu

Czytaj za darmo! »

Do osiągnięcia wysokiej jakości produktu oraz niezawodności systemów analogowych i mieszanych niezbędna jest kontrola ich sprawności na etapach wdrożenia, produkcji i użytkowania. Metody testowania ukierunkowane na wykrywanie uszkodzeń (ang. fault driven testing) można generalnie podzielić na dwie klasy: z symulacją przedtestową (ang. simulation before test) i z symulacją potestową (ang. sim[...]

Zastosowanie układu FPAA do diagnostyki i testowania układów analogowych

Czytaj za darmo! »

Diagnostyka, a szczególnie testowanie zintegrowanych układów analogowych lub mieszanych jest zagadnieniem trudnym, a zarazem koniecznym w procesie wytwarzania pojedynczego układu scalonego (IC - Integrated Circuit). Podstawowym zadaniem testowania jest redukcja kosztów, towarzyszący ciągłej produkcji uszkodzonego układu, jak również minimalizowanie nakładów na ich późniejszą dystrybucję. Hi[...]

Deterministyczna metoda diagnostyki funkcjonalnej układów analogowych


  Na etapie wytwarzania, układy analogowe oraz mieszane sygnałowo (UAMS) są poddawane testom mającym na celu weryfikację spełnienia założeń specyfikacji [1-4]. Sterowana specyfikacjami diagnostyka (SSD) układów analogowych jest czasochłonna i złożona obliczeniowo. W trosce o jakość produkcji oraz jej opłacalność wytwórcy UAMS są zainteresowani tanimi metodami testowania funkcjonalnego tych układów. Pierwotnie, sterowana specyfikacjami diagnostyka układów analogowych sprowadzała się do sprawdzania wybranych (lub wszystkich) wymaganych wielkości charakteryzujących układ testowany (UT), np. częstotliwości granicznej, maksymalnego wzmocnienia czy współczynnika tłumienia składowej wspólnej dla wzmacniaczy operacyjnych i pomiarowych [2]. Z oczywistych przyczyn metodologia ta uniemożliwia dokładne testowanie wszystkich układów schodzących z taśmy produkcyjnej. W związku z tym, testowane były losowo wybrane obwody i godzono się z tym, że część układów uszkodzonych była dopuszczana do sprzedaży [2]. W niniejszym artykule zaproponowana została metoda weryfikacji specyfikacji UT za pomocą jednego pomiaru wykonanego w dziedzinie czasu. Prezentowany sposób diagnostyki funkcjonalnej bazuje na wykorzystaniu informacji o położeniu i wartości kresów górnych (supremów) oraz dolnych (infimów) odpowiedzi czasowej testowanego UAMS na impuls napięcia wejściowego. Na podstawie informacji uzyskanej z zarejestrowanej na wyjściu UT szacowane są wartości kolejnych wielkości charakteryzujących wytworzony obwód. Prezentowana metoda diagnostyczna uwzględnia na etapie przygotowania testu wpływ szumu w częściach analogowej oraz cyfrowej (zarówno część kwantyzacji, jak i ograniczoną dokładność przetwarzania) toru pomiarowego [5]. W minionych latach, metody diagnostyczne bazujące na wykorzystaniu elementów sztucznej inteligencji cieszą się rosnącą popularnością. Niemniej jednak, to właśnie fakt wykorzystania niedeterministycznych metod obliczeniowych, mimo w[...]

Ewolucyjny projektant filtrów

Czytaj za darmo! »

Klasyczne metody automatycznej syntezy analogowych układów elektronicznych (AUE) wykorzystują optymalizację wielokryterialną na podstawie rachunku pochodnej jedno- lub wielowymiarowej (np. metody Newtona-Raphsona) [1]. Wadami takiego podejścia są m.in. konieczność zapewnienia różniczkowalności funkcji optymalizowanej w zadanym przedziale, mała odporność metody na "utykanie" w ekstremach lok[...]

Moduł czytnika kart zbliżeniowych pracujący z częstotliwością 13,56 MHz

Czytaj za darmo! »

Od pewnego czasu technika RFID (ang. Radio Frequency Identyfication) zdobywa coraz większą popularność, a szczególnie przydatna staje się tam, gdzie występują utrudnione warunki bezpośredniego kontaktu z urządzeniem. Łączność pomiędzy nośnikiem informacji (transponderem), a czytnikiem odbywa się bez fizycznego kontaktu i co istotne jest niezależna, od takich czynników jak: orientacji transpo[...]

Wykorzystanie metody symulowanego wyżarzania do doboru optymalnego pobudzenia testującego analogowe układy elektroniczne

Czytaj za darmo! »

Diagnostyka i testowanie analogowych układów elektronicznych jest istotnym zagadnieniem współczesnej elektroniki. Rosnąca złożoność i miniaturyzacja układów elektronicznych zmniejsza dostępność do punktów testowych, co w efekcie pogarsza diagnozowalność układów. O ile dla układów cyfrowych istnieją zweryfikowane standardy testowania i diagnostyki, o tyle dla układów analogowych wciąż brakuje[...]

Ewolucyjna metoda identyfikacji diagnostycznego stanu liniowego układu analogowego

Czytaj za darmo! »

W artykule zaprezentowano ewolucyjną metodę identyfikacji stanu liniowego układu analogowego. Detekcja stanu dokonywana jest na podstawie analizy odpowiedzi czasowej. System ewolucyjny wykorzystuje ewolucję różnicową do poszukiwania optymalnego rozkładu zer, biegunów i współczynnika wzmocnienia transmitancji, który zapewni odpowiedź czasową identyczną jak w układzie identyfikowanym. W trakcie oceny fenotypu obliczana jest odchyłka bezwzględna pomiędzy przebiegami, która podlega minimalizacji w toku ewolucji. Abstract. The evolutionary approach described in the paper allows to identify the analog circuit state. The analysis of a time response is used for circuit state recognition. The evolutionary system is basing on differential evolution and it is searching for the optimal zeros, pol[...]

Diagnostyka analogowych układów scalonych metodą monitorowania prądu zasilania w ewolucyjnie dobranych punktach pomiarowych


  Monitorowanie prądu zasilania układu scalonego w stanie statycznym (ang. quiescent state) jest powszechnie uznaną i stosowaną metodą testowania układów cyfrowych klasy CMOS. Metoda ta jest w skrócie określana jako testowanie IDDQ (ang. IDDQ testing). Prąd zasilania IDD cyfrowych układów CMOS w stanie statycznym jest minimalny dla struktury nieuszkodzonej (równy sumie prądów upływności złącz i bramek izolowanych warstwą SiO2) i rośnie radykalnie w przypadku wystąpienia zwarcia otwierającego drogę dla przepływu prądu do masy układu. Diagnostyka analogowych układów scalonych (AUS) metodą IDDQ jest znacznie trudniejszym wyzwaniem m.in. z uwagi na ciągły charakter sygnałów analogowych. Jednak łatwa dostępność pomiarowa oraz podatność poziomu prądu zasilania na defekty układu zachęcają do stosowanie metody IDDQ również dla AUS [1-4]. W dotychczasowych publikacjach można znaleźć rozwiązania poprawiające skuteczność diagnostyczną metody IDDQ przy badaniu AUS. Przykładowo, w publikacji [1] Autorzy proponują rejestrację prądu IDD przy zasilaniu układu przebiegiem piłokształtnym (dynamiczna metoda monitorowania prądu zasilania). W [2] zostały przedstawione rezultaty potwierdzające poprawę poziomu identyfikacji diagnostycznej AUS przy pomiarze statycznego prądu zasilania dla kilku wartości napięcia zasilania, które dobrano empirycznie. Uszkodzenia układów elektronicznych można generalnie podzielić na: katastroficzne (ang. catastrophic faults, hard faults) i parametryczne (ang. parametric faults, soft faults) [5, 6]. Uszkodzenia katastroficzne AUS są spowodowane przez radykalną zmianę parametrów struktury scalonej (np. przebicie złącza lub warstwy SiO2, zwarcie lub przerwa powstałe w procesie technologicznym). Uszkodzenia parametryczne powstają w wyniku dewiacji parametrów poza obszar dozwolony, którego brzegi są określone przez tolerancje specyfikacji projektowych układu. Z uwagi na dokładność, metody diagnostyki AUS można podzielić n[...]

A functional testing of analogue electronic circuits with the use of specification approximation in the time-domain response features space

Czytaj za darmo! »

This paper presents a method for specification driven testing of analogue electronic circuits. The method is based on utilisation of tested circuit response features to a test stimulus. Delaunay’s triangulation is employed for the purpose of finding tested circuit specifications values in spaces defined with response features. Specification maps are used for the purpose of estimating the tested circuits performance quality. A neural network classifier has been utilised to make a decision whether the circuit is fully functional. Streszczenie. W artykule przedstawiono metodę sterowanego specyfikacją testowania analogowych układów elektronicznych. Opracowana metoda bazuje na wykorzystaniu cech odpowiedzi układu na wymuszenie testujące. W przestrzeniach zdefiniowanych przez wartości poszczególnych cech odpowiedzi testowanego układu oraz kolejne specyfikacje, znajdowana jest aproksymacja dystrybucji wartości specyfikacji z wykorzystaniem triangulacji Delaunay’a. Tak przygotowane "mapy" działania układu stosowane są do estymacji wartości specyfikacji, a następnie, za pomocą klasyfikatora neuronowego, do stwierdzenia, czy układ testowany jest sprawny. (Testowanie funkcjonalne analogowych układów elektronicznych z wykorzystaniem aproksymacji specyfikacji w przestrzeni cech odpowiedzi układu testowanego). Keywords: Delaunay’s triangulation, specification driven test, analogue electronic circuits, neural classifier. Słowa kluczowe: triangulacja Delaunaya, testowanie funkcjonalne, analogowe układy elektroniczne, sztuczna sieć neuronowa. Wprowadzenie Testowanie analogowych układów elektronicznych jest zagadnieniem złożonym [1-7]. Najpoważniejszymi trudnościami, które wpływają na poziom komplikacji tej problematyki są: losowy charakter wielkości charakteryzujących poszczególne elementy elektroniczne oraz ograniczona możliwość wykonywania pomiarów (dostęp do punktów pomiarowych). W dalszym ciągu brak jest określonego i ustandaryzowa[...]

The use of specialized multi-band stimuli for analog circuits testing


  Analog fault testing is necessary to control the quality of production and to assure a high reliability of analog systems during the after production stage [1-5]. Unfortunately, especially due to continuous character of signals, tolerance dispersions, noise presence and limited accuracy of practical measurements, analog testing and diagnosing are still difficult problems which need intensive researches. Generally, the published analog faults analysis methods can be classified into a few groups. Considering the time of circuit under test (CUT) simulations, the sorts of techniques with simulation before test (SBT) and with simulations after test (SAT) can be found. The SBT concept is more suitable to a production testing, where time effort minimization is very important. On the other hand, SAT concept can be engaged during the design stage to achieve higher accuracy of fault diagnosis. Depending on the goal of the method, it can be sorted to the specification driven (functional) testing (SDT) [2] or to the element faults driven testing (FDT) [3-5] groups. Functional testing is adequate to control the assumed specifications of a CUT (e.g. cut-off frequencies, amplitude frequency response ripple or phase response value). The approach proposed in this paper can be classified into the SBT, SDT groups and it uses energy of pair responses evaluation for a faulty CUT detection. The next section explains the idea and algorithm of the approach, in section III the most important elements of the evolutionary system are described and section IV presents the faults analysis results for an exemplary CUT. Description of the Method The idea of functional faults detection number of state (typically i=0 for a healthy set of CUTs, i.e. with an accepted levels of specifications). After the differential energy Edf determination, the CUT is classified to a healthy S0 or to a faulty group (Edf outside allowed region). The boundary values of Edf for [...]

 Strona 1  Następna strona »