Wyniki 1-6 spośród 6 dla zapytania: authorDesc:"PIOTR JANTOS"

Zastosowanie algorytmu genetycznego do optymalizacji uzysku analogowych układów scalonych


  Pomiędzy 70 a 90% całkowitego kosztu wytworzenia układów scalonych określana jest jeszcze przed wysłaniem projektu do produkcji [1-3]. W związku z tym, projektanci analogowych układów scalonych (AUS) muszą mieć na ciągłej uwadze uwarunkowania i możliwości wyprodukowania projektowanego układu. Działanie dyskretnego układu elektronicznego zależy od jego poszczególnych komponentów. W układach scalonych natomiast, głównymi czynnikami wpływającymi na ich działanie są parametry procesu wytwarzania oraz geometria poszczególnych elementów struktury scalonej. Co więcej, parametry te są bardzo wrażliwe na wszelkie odchylenia od normy parametrów procesu produkcji [4]. Na etapie projektowania AUS określa się nominalne wartości wymiarów poszczególnych elementów, np. długości i szerokości kanałów tranzystorów. Niektóre z parametrów obwodu, np. grubość tlenku czy rezystancja na kwadrat, wynikają z zastosowanego procesu technologicznego [4-8]. Wyprodukowany układ zostanie sklasyfikowany jako niedziałający w przypadku, gdy jego działanie nie będzie się mieściło w obrębie ograniczeń zdefiniowanych specyfikacją. Uzysk jest często definiowany jako prawdopodobieństwo tego, że wytworzony układ spełni założenia specyfikacji. Dodatkowo, im wyższy uzysk, tym niższy jest jednostkowy koszt produkcji. Proces optymalizacji uzysku jest zazwyczaj dwufazowy. W fazie oszacowania określany jest uzysk produkcyjny dla aktualnych wartości nominalnych parametrów obwodu. W fazie poprawiania uzysku nominalne wartości parametrów obwodu są "regulowane" tak, by zwiększyć prawdopodobieństwo wyprodukowania sprawnego układu. Analiza Monte Carlo jest jednym z najczęściej wykorzystywanych do szacowania uzysku produkcyjnego, narzędzi. Metoda optymalizacji uzysku, którą proponujemy w tym artykule również po to narzędzie sięgnęła. Znanych jest wiele metod poprawiania uzysku, poczynając od klasycznych metod gradientowych, poszukiwania środka ciężkości [4] oraz wiele metod [...]

A functional testing of analogue electronic circuits with the use of specification approximation in the time-domain response features space

Czytaj za darmo! »

This paper presents a method for specification driven testing of analogue electronic circuits. The method is based on utilisation of tested circuit response features to a test stimulus. Delaunay’s triangulation is employed for the purpose of finding tested circuit specifications values in spaces defined with response features. Specification maps are used for the purpose of estimating the tested circuits performance quality. A neural network classifier has been utilised to make a decision whether the circuit is fully functional. Streszczenie. W artykule przedstawiono metodę sterowanego specyfikacją testowania analogowych układów elektronicznych. Opracowana metoda bazuje na wykorzystaniu cech odpowiedzi układu na wymuszenie testujące. W przestrzeniach zdefiniowanych przez wartości poszczególnych cech odpowiedzi testowanego układu oraz kolejne specyfikacje, znajdowana jest aproksymacja dystrybucji wartości specyfikacji z wykorzystaniem triangulacji Delaunay’a. Tak przygotowane "mapy" działania układu stosowane są do estymacji wartości specyfikacji, a następnie, za pomocą klasyfikatora neuronowego, do stwierdzenia, czy układ testowany jest sprawny. (Testowanie funkcjonalne analogowych układów elektronicznych z wykorzystaniem aproksymacji specyfikacji w przestrzeni cech odpowiedzi układu testowanego). Keywords: Delaunay’s triangulation, specification driven test, analogue electronic circuits, neural classifier. Słowa kluczowe: triangulacja Delaunaya, testowanie funkcjonalne, analogowe układy elektroniczne, sztuczna sieć neuronowa. Wprowadzenie Testowanie analogowych układów elektronicznych jest zagadnieniem złożonym [1-7]. Najpoważniejszymi trudnościami, które wpływają na poziom komplikacji tej problematyki są: losowy charakter wielkości charakteryzujących poszczególne elementy elektroniczne oraz ograniczona możliwość wykonywania pomiarów (dostęp do punktów pomiarowych). W dalszym ciągu brak jest określonego i ustandaryzowa[...]

The use of specialized multi-band stimuli for analog circuits testing


  Analog fault testing is necessary to control the quality of production and to assure a high reliability of analog systems during the after production stage [1-5]. Unfortunately, especially due to continuous character of signals, tolerance dispersions, noise presence and limited accuracy of practical measurements, analog testing and diagnosing are still difficult problems which need intensive researches. Generally, the published analog faults analysis methods can be classified into a few groups. Considering the time of circuit under test (CUT) simulations, the sorts of techniques with simulation before test (SBT) and with simulations after test (SAT) can be found. The SBT concept is more suitable to a production testing, where time effort minimization is very important. On the other hand, SAT concept can be engaged during the design stage to achieve higher accuracy of fault diagnosis. Depending on the goal of the method, it can be sorted to the specification driven (functional) testing (SDT) [2] or to the element faults driven testing (FDT) [3-5] groups. Functional testing is adequate to control the assumed specifications of a CUT (e.g. cut-off frequencies, amplitude frequency response ripple or phase response value). The approach proposed in this paper can be classified into the SBT, SDT groups and it uses energy of pair responses evaluation for a faulty CUT detection. The next section explains the idea and algorithm of the approach, in section III the most important elements of the evolutionary system are described and section IV presents the faults analysis results for an exemplary CUT. Description of the Method The idea of functional faults detection number of state (typically i=0 for a healthy set of CUTs, i.e. with an accepted levels of specifications). After the differential energy Edf determination, the CUT is classified to a healthy S0 or to a faulty group (Edf outside allowed region). The boundary values of Edf for [...]

An analogue electronic circuits specification driven testing with the use of time domain response’s features


  Analogue electronic circuits testing is undoubtedly a very complex issue [1, 6, 7]. It has been absorbing electronic engineers for past decades. The difficulty of this problem is caused mainly by the non-deterministic nature of component parameters, limited controllability and observability. Additional problems are difficulties in creating a standardised fault model, variety of analogue signals and analogue electronic systems. A good proof of the analogue test complexity is the fact there still is not a single, algorithmically described method of creating such tests. It is also a reason for research in this area [3, 8, 9, 11]. Analogue testing is usually divided into two categories, i.e. fault (structural) driven test - FDT methods - and specification (functional) driven test - SDT methods. The former employs complex fault models and is oriented on finding, through multiple circuit’s simulations, the influence of each of assumed faults on the circuits performance under given excitations. The latter is focused on measuring a certain circuit’s performance specifications, e.g. cut-off frequency, DC gain, and the like, and determining the results of GO/NO-GO test (“pass" or “fail") under the condition of all specifications are withing assumed boundaries. As far as it is possible and reasonably simple to execute all required measurements at the test stage, this solution is usually unacceptable due to required time and equipment [1]. Testing methods are also divided according to the stage most of the computation is done [1]. There are two main categories, i.e. methods with the simulation at the before test stage (SBT method) and methods with the simulation at the after test stage (SAT methods). The former group is characterised with the computation time shifted toward the test design stage, when all of required circuit simulations are executed, a fault dictionary is created, etc. In the latter - the measureme[...]

Globalne uszkodzenia parametryczne w testowaniu analogowych układów scalonych

Czytaj za darmo! »

Z roku na rok wzrasta użycie analogowych i hybrydowych układów scalonych. Konieczne jest opracowanie nowych, efektywnych sposobów ich testowania. Pojedyncze uszkodzenia parametryczne i katastroficzne występujące w układach dyskretnych stanowią niewielki odsetek uszkodzeń układów scalonych. Najpowszechniej występującymi uszkodzeniami są wielokrotne uszkodzenia parametryczne. Krytyczna zmiana [...]

Dopasowanie impedancyjne w systemach radiowej identyfikacji RFID na przykładzie układu TRF7960

Czytaj za darmo! »

Technika RFID jest metodą automatycznej identyfikacji. System RFID składa się z czytnika i karty bezstykowej. Komunikacja miedzy czytnikiem a kartą (transponderem) odbywa się przy użyciu fal radiowych [6]. Zaletą systemu radiowej identyfikacji jest to, że transponder jest zasilany energią pola magnetycznego wytworzonego przez antenę czytnika (pole bliskie anteny). Jeżeli antena jest dopasowa[...]

 Strona 1