Wyniki 1-6 spośród 6 dla zapytania: authorDesc:"ADAM OPARA"

Zastosowanie ekstrapolacji nieliniowej w systemie pomiaru i lokalizacji doziemienia DOI:10.15199/74.2016.2.5


  Wczesne wykrycie zakłóceń w pracy lub awarii w obiektach elektroenergetycznych pozwala uniknąć poważnych strat finansowych lub innych negatywnych konsekwencji natury technicznej. Jedną z przyczyn awarii jest pogorszenie stanu izolacji (doziemienie) w obwodach zasilania potrzeb własnych. Bieżąca kontrola tych obwodów może tym awariom zapobiegać.Jednym z najstarszych i najprostszych sposobów wykrywania pogorszenia stanu izolacji jest pomiar napięć na rezystancyjnym dzielniku (rys. 1). Rezystancjami R1, R2 najczęściej są rezystancje wewnętrzne woltomierzy. W przypadku wystąpienia doziemienia do jednego z biegunów baterii wartości napięć zaczynają się różnić. Wspomnianą metodą nie można wykryć symetrycznego doziemienia do obu biegunów baterii i nie spełnia ona norm [3, 4], dlatego obecnie nie jest stosowana. Aby wykryć symetryczne doziemienia wprowadza się dodatkowe źródło napięcia zmiennego albo komutację podłączanych rezystancji. Komutacja w obecności występujących pojemności pasożytniczych powoduje, że potrzebny jest czas, aż mierzone napięcie osiągnie wartość ustaloną. Im większa pojemność, tym dłuższy czas dojścia układu do stanu ustalonego, a więc i dłuższy czas pomiaru. W praktyce czasy pomiarów mogą sięgać nawet kilkunastu minut. W większości przypadków pogarszanie się stanu izolacji to proces bardzo powolny i można dopuścić długi czas pomiaru. Istnieją jednak przypadki, kiedy szybki pomiar ma kluczowe znaczenie dla bezpieczeństwa ludzi i infrastruktury. Można sobie wyobrazić sytuację, w której na skutek pomyłki pracownik rozpocznie remont urządzenia pod napięciem (zasilanego z baterii). Zwarcie jednego bieguna zasilania do linii uziemienia (PE) nie spowoduje żadnych strat, ale zwarcie jeszcze drugiego bieguna rodzi już poważne konsekwencje. Szybki pomiar i wykrycie zwarcia jednego bieguna ostrzeże pracownika, że się pomylił i zapobiegnie poważnym stratom. Jak widać nawet przy pomiarze rezystancji doziemnej szybkość pomia[...]

BDD z atrybutem negacji w syntezie ukierunkowanej na elementy XOR


  Struktury matrycowe CPLD (ang. Complex Programmable Logic Devices) stanowią jedną z grup układów programowalnych. Architektura tych układów obejmuje programowalną matrycę połączeń otoczoną na obrzeżach konfigurowalnymi komórkami logicznymi. Charakterystycznym elementem komórki, występującym w większości układów CPLD jest blok kombinacyjny podobny do struktury PAL. Zawiera on pewną, stałą, czasami zmienną liczbę iloczynów dołączonych do sumy. Tego typu blok zwykle nazywany jest blokiem logicznym typu PAL. Blok ten występuje w większości dostępnych obecnie na rynku układów CPLD. Struktury takie można precyzyjnie nazwać układami CPLD typu PAL, w odróżnieniu od drugiej, obecnie bardzo mało popularnej rodziny układów zwanych układami CPLD typu PLA. Charakterystycznym elementem bloków logicznych zawartych w strukturach CPLD jest bramka XOR. Obecność tego elementu może istotnie wpłynąć na efektywność syntezy, której nadrzędnym celem jest minimalizacja liczby iloczynów. Obecność bramki XOR pozwala na bezproblemową realizację funkcji z warunków działania, bądź niedziałania, umożliwia negację wyrażeń, co bezpośrednio wpływa na możliwość ograniczenia liczby iloczynów niezbędnych do realizacji funkcji. Uogólniona struktura bloku logicznego typu PAL z elementem XOR przedstawiona jest na rys. 1. Klasyczna metoda syntezy układów realizowanych w strukturach CPLD typu PAL, przedstawiona między innymi w pracach [1, 5] rozpoczyna się zwykle dwupoziomową minimalizacją wykonywaną dla każdej funkcji oddzielnie, po której następuje etap odwzorowania technologicznego zminimalizowanej postaci funkcji w k-iloczynowych blokach logicznych typu PAL. W przypadku funkcji, będących sumą p implikantów (p>k), zachodzi potrzeba wykorzystywania większej liczby bloków poprzez wprowadzanie sprzężeń zwrotnych zwiększających czas propagacji sygnału. Tego typu metodologia jest powszechnie wykorzystywana w komercyjnych systemach syntezy. Znane są oczywiście od daw[...]

Dekompozycyjne metody syntezy przeznaczone do układów CPLD

Czytaj za darmo! »

Struktury matrycowe (ang. CPLD - Complex Programmable Logic Devices) stanowią jedną z najbardziej popularnych grup układów programowalnych. Architektura tych układów obejmuje programowalną matrycę połączeń (ang. PIA - Programmable Interconnect Array) otoczoną na obrzeżach konfigurowalnymi komórkami logicznymi. Charakterystycznym elementem komórki, występującym w większości układów CPLD, jes[...]

Analiza efektywności czasowej metod dekompozycji


  Kluczowym problemem syntezy logicznej przeznaczonej dla struktur FPGA (ang. Field Programmable Gate Array) typu tablicowego LUT (ang. Look-Up Table) jest dekompozycja, bezpośrednio powiązana z problemem podziału projektowanego układu na elementarne komórki logiczne typu LUT. Dekompozycja może być ukierunkowana na minimalizację wykorzystywanej powierzchni struktury programowalnej (minimalizację liczby wykorzystanych bloków LUT), minimalizację liczby warstw logicznych (minimalny czas propagacji sygnałów) lub minimalizację poboru mocy [10]. Znanych jest szereg prac związanych z problemami dekompozycji funkcji oraz realizacją funkcji w strukturach FPGA typu tablicowego [1, 6, 9-11]. Celem artykułu jest przedstawienie porównania dwóch strategii dekompozycji zaimplementowanych w akademickich systemach Decomp [4] oraz dekBDD [1]. Obydwa systemy bazują na klasycznym modelu dekompozycji Ashenhursta-Curtisa. Podstawowa różnica tkwi w sposobie reprezentacji funkcji logicznych. System Decomp wykorzystuje reprezentację tablicową, natomiast dekBDD - binarne diagramy decyzyjne BDD (Binary Decision Diagram). Podstawy teoretyczne dekompozycji Niech f będzie funkcją odwzorowującą zbiór B n w zbiór B m, tzn. f :B n→B m, gdzie B = {0,1}. Niech Y = f (In-1,...,I1,I0), gdzie Y = {Ym‑1, ...,Y1,Y0 }. Funkcja f : B n→B m podlega dekompozycji, tzn. (1) wtedy i tylko wtedy, gdy złożoność kolumnowa matrycy podziałów ν (X2X1) ≤ 2 p. Zbiory X1 i X2 nazywane są odpowiednio zbiorem związanym i wolnym, przy czym X1 ∪ X2 = I oraz X1 ∪ X2 = ∅, gdzie I = {In‑1,...,I1,I 0}. Wykorzystanie powyższego twierdzenia o dekompozycji funkcjonalnej stanowi podstawę rozbicia wielowyjściowego bloku scharakteryzowanego uporządkowaną parą liczb (liczba wejść, liczba wyjść) wynoszącą (n, m) na dwa podukłady scharakteryzowane parami (k, p) oraz (n-k + p, m). Rozbicie układu wynikające z twierdzenia o dekompozycji ze[...]

Ocena efektywności dopasowania technologicznego dla struktur FPGA


  Jednym z kluczowych problemów w rozwoju techniki cyfrowej jest problem ciągłego tworzenia nowych narzędzi syntezy. Niestety dostępne obecnie narzędzia syntezy są dalekie od doskonałości. Uzyskiwane w wyniku syntezy rozwiązania nie zajmują minimalnych zasobów logicznych, jak i nie mają optymalnych właściwości dynamicznych. Istotą efektywnego odwzorowania technologicznego projektowanych układów cyfrowych w strukturach FPGA jest odpowiednio prowadzona dekompozycja funkcji logicznych, która stanowi podstawy teoretyczne efektywnego podziału układu pomiędzy bloki logiczne LUT, zawarte wewnątrz układu FPGA. Producenci układów FPGA zapewniają możliwość konfiguracji bloków logicznych zawartych wewnątrz struktury [1, 13]. Szczególnie istotna jest, zwykle niewielka, liczba wejść bloków logicznych zawartych w układach FPGA, gdyż ona stanowi główne ograniczenie projektowe. Problem efektywnego dopasowania technologicznego jest więc bezpośrednio związany z wyborem odpowiedniej dekompozycji funkcji i tworzenie odpowiedniej ścieżki dekompozycji. Celem artykułu jest przedstawienie metodologii poszukiwania odwzorowania technologicznego, pozwalającej na ocenę efektywności dopasowania technologicznego, która wskazuje na sposób doboru odpowiedniej dekompozycji w kolejnych etapach syntezy projektowanego układu. Przedstawiona w artykule metoda oceny efektywności odwzorowania technologicznego do struktury FPGA, jest dopasowana do zasobów struktury programowalnej scharakteryzowanych liczbą wejść bloków logicznych. Opracowana metoda oceny efektywności odwzorowania jest przeznaczona dla układów FPGA typu tablicowego. Problem dekompozycji funkcji Problem dekompozycji funkcji czy też zespołu funkcji jest tematem wielu prac naukowych [9, 12]. Dekompozycja jest modelem matematycznym podziału projektowanego układu na poszczególne bloki logiczne. Najprostszy model dekompozycji funkcji [4] sprowadza się do wyboru odpowiedniego podziału argumentów funkcji na[...]

Cyfrowe zabezpieczenia szyn zbiorczych dla rozdzielni wysokich i najwyższych napięć DOI:10.15199/74.2015.9.13


  W artykule przedstawiono zabezpieczenia szyn zbiorczych rozdzielni WN i NN produkowane przez spółkę ZPrAE, cyfrowe algorytmy zaimplementowane w zabezpieczeniach TSL-9r oraz TSL-11. Przedstawiony jest opis działania członów pomiarowych oraz sposób obliczania wielkości kryterialnych niezbędnych do poprawnego działania zabezpieczenia szyn zbiorczych. Zabezpieczenie szyn zbiorczych przeznaczone jest do szybkiego i selektywnego wyłączenia wszystkich pól danego systemu lub sekcji rozdzielni w przypadku zwarcia na szynach zbiorczych. Zabezpieczenie powinno obejmować strefą działania: szyny zbiorcze, odłączniki szynowe i wyłączniki. Granicą działania jest miejsce zainstalowania przekładników prądowych. Zwarcia na szynach występują stosunkowo rzadko, jednakże wystąpienie takich zwarć zawsze powoduje poważne skutki, gdyż szyny zbiorcze stanowią węzeł systemu elektroenergetycznego. Awaryjne wyłączenie z pracy transformatorów dużej mocy, bloków generator- transformator lub linii najwyższych napięć w wielu przypadkach prowadzi do naruszenia równowagi systemu elektroenergetycznego. Wskutek działań dynamicznych i cieplnych urządzenia mogą ulegać znacznym uszkodzeniom lub nawet całkowitemu zniszczeniu. W celu zmniejszenia skutków awarii będących wynikiem zwarć na szynach zbiorczych konieczne jest stosowanie zabezpieczeń działających możliwie jak najszybciej, z dużą czułością, jak również dużą niezawodnością [3]. Z historycznego punktu widzenia, producenci analogowych automatyk zabezpieczeniowych opierali swoje rozwiązania zabezpieczeń szyn zbiorczych na następujących algorytmach decyzyjnych: - nadprądowe - stosowane w rozdzielniach średniego napięcia, w których szyny zbiorcze są zasilane jednostronnie. - różnicowe małoimpedancyjne niestabilizowane - działanie zabezpieczenia oparte jest na zasadzie pomiaru różnicy między sumą prądów dopływających oraz sumą prądów wypływających z szyn zbiorczych. Brak stabilizacji uniemożliwia czułe nastawie[...]

 Strona 1